摘 要：目前，計算機技術(shù)、通信技術(shù)的發(fā)展有效的促進了網(wǎng)絡(luò)數(shù)據(jù)采集系統(tǒng)普及和應(yīng)用。本文基于DSP設(shè)計了一種具有主（ARM）、從（DSP）結(jié)構(gòu)的網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)，通過FPGA將其有效的集成在一起，能夠?qū)崿F(xiàn)數(shù)據(jù)的快速處理、實時的動態(tài)信號采集、可靠的網(wǎng)絡(luò)傳輸?shù)裙δ?，滿足了網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)的要求。

關(guān)鍵詞：數(shù)據(jù)處理；ARM；DSP；主從結(jié)構(gòu)

中圖分類號：TP274

目前，隨著計算機、網(wǎng)絡(luò)等技術(shù)的發(fā)展，已經(jīng)在人們工作、生活的領(lǐng)域中得到了廣泛的應(yīng)用。數(shù)據(jù)采集是能夠幫助人們實現(xiàn)各種業(yè)務(wù)功能，比如視頻監(jiān)控、遠程過程控制等。由于人們工作的需要，在最大限度降低成本的基礎(chǔ)上，數(shù)據(jù)采集的實時性和可靠性越來越重要。本文基于筆者多年的設(shè)計經(jīng)驗，基于DSP技術(shù)設(shè)計了一套主從結(jié)構(gòu)的嵌入式網(wǎng)絡(luò)化數(shù)據(jù)處理系統(tǒng)，能夠大大的地降低數(shù)據(jù)采集和處理的成本，同時提供高可靠性的數(shù)據(jù)處理需求。

1 網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)總體設(shè)計

本文數(shù)據(jù)采集和處理系統(tǒng)中，采用A/D和門陣列FPGA（fieldprogrammablegatearray）實現(xiàn)了數(shù)據(jù)的采集和處理功能[1]。本文系統(tǒng)設(shè)計過程中，使用DSP技術(shù)能夠有效的實現(xiàn)數(shù)據(jù)采集、存儲和分析等處理工作，大大的簡化并降低主處理器ARM的工作壓力，實現(xiàn)網(wǎng)絡(luò)數(shù)據(jù)處理和監(jiān)控的功能?；谥鲝慕Y(jié)構(gòu)的設(shè)計思想和DSP技術(shù)設(shè)計和開發(fā)嵌入式的數(shù)據(jù)采集、分析和處理系統(tǒng)，不但能夠?qū)崿F(xiàn)精確采集頻數(shù)據(jù)信號，同時能夠保證數(shù)據(jù)分析、處理的準(zhǔn)確性、可靠性和實時性，系統(tǒng)穩(wěn)定可靠。網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)包括數(shù)據(jù)采集和控制、數(shù)據(jù)傳輸控制、網(wǎng)絡(luò)傳輸、主從系統(tǒng)、主處理器ARM和從處理器DSP接口[2]。

數(shù)據(jù)采集控制可以使用DSP技術(shù)通過FPGA實時完成現(xiàn)場傳感數(shù)據(jù)信號提取，并且能夠?qū)崿F(xiàn)A/D信號轉(zhuǎn)換。由于DSP的運行速度比較高，同時要與主機ARM通信、完成數(shù)據(jù)處理功能，為了降低DSP的等待時間，在DSP與A/D轉(zhuǎn)換芯片之間增加數(shù)據(jù)緩沖器，以便能夠匹配高速DSP處理器件和低速數(shù)據(jù)采集功能，系統(tǒng)的數(shù)據(jù)采集和處理端以DSP技術(shù)為核心，并且采用緩沖的原則實現(xiàn)網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)。數(shù)據(jù)采集芯片通過DSP控制數(shù)據(jù)采集功能，并且為FPGA提供控制參數(shù)，

DSP數(shù)據(jù)處理采用并行流水結(jié)構(gòu)，具有片內(nèi)外兩級存儲結(jié)構(gòu)，獨立的加法器和乘法器，能夠大大的提高數(shù)據(jù)處理運行速度，DSP是網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)的核心，其可以以啟動A/D轉(zhuǎn)換，并在現(xiàn)場讀取傳感器采集的數(shù)據(jù)，實施運算處理和存儲，同時將處理結(jié)果通過主處理器ARM相連接的接口發(fā)揮。因此，使用DSP作為運算處理單元，其必將使得數(shù)據(jù)處理的能力大大的提高，并且能夠有效的增強系統(tǒng)的數(shù)據(jù)采集能力，處理信號的能力。

為了能夠增強系統(tǒng)信號處理和數(shù)據(jù)采集的能力，本文系統(tǒng)使用ARM和DSP的主從結(jié)構(gòu)，系統(tǒng)包括兩種類型的高、低速輸入信號，高速信號設(shè)計為兩路，低速信號設(shè)計為8路。ARM系統(tǒng)使用三星公司生產(chǎn)的S3C4510B作為主處理器，其能夠完成網(wǎng)絡(luò)通訊和系統(tǒng)管理工作；DSP采用了TI公司生產(chǎn)的TMS320C5416作為協(xié)處理器，其能夠完成數(shù)據(jù)信號分析、處理的功能，包括實現(xiàn)傅里葉變換、互譜、平均等信號處理操作，特征抽取操作。這樣的操作方式十分有利于讓系統(tǒng)的主從處理器分別發(fā)揮系統(tǒng)處理能力，使得系統(tǒng)的數(shù)據(jù)采集工作和信號處理能力達到最大值，其可以有效的增強外部存儲器的接口功能，使得系統(tǒng)預(yù)處理外部數(shù)據(jù)時更加的高效方便，并且增強了系統(tǒng)的實時性和可靠性。

2 網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)詳細設(shè)計

2.1 網(wǎng)絡(luò)管理模塊

基于DSP的網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)的主處理器ARM使用了三星公司生產(chǎn)的S3C4510B，其包含一個16M的SDRAM和一個2M的FLASH，三星公司生產(chǎn)的S3C4510B性價比較高，其內(nèi)含ARM7TDMI內(nèi)核，并且在內(nèi)部設(shè)置了一個10M/100M的以太網(wǎng)控制器，尤其適合網(wǎng)絡(luò)數(shù)據(jù)采集和處理[3]。另外，該ARM同時擁有2個32位計數(shù)器、2個DMA通道、1個硬件12C接口、2個UART串口、2路HDLC、18個可編程I/O和中斷控制器，S3C4510B的操作系統(tǒng)置放在FLASH存儲器中，程序在SDRAM中運行，系統(tǒng)的主控制器提供一個10M/100M的以太網(wǎng)接口可以通過寬帶連接，將系統(tǒng)接入到局域網(wǎng)或者因特網(wǎng)中，S3C4510B內(nèi)嵌的以太網(wǎng)控制器，可以工作在半雙工或者全雙工的模式下，速率在10M/100M中切換。位于以太網(wǎng)控制器中的MAC層能夠支持媒體獨立接口，其提供DMA接口緩沖器，即能夠支持ARM在25MHz的頻率下以100Mb/S的速率實現(xiàn)數(shù)據(jù)的接收和發(fā)送操作，又能夠支持ARM在2.5MHz的頻率下，以10Mb/s的速率完成數(shù)據(jù)的發(fā)送和接收操作，尤其適合應(yīng)用在網(wǎng)絡(luò)數(shù)據(jù)傳輸過程中。

2.2 數(shù)據(jù)處理模塊

DSP采用了具有高速度、低功耗的特征的C54X系列產(chǎn)品，因此DSP具有分離數(shù)據(jù)總線、程序總線的功能，并且在片內(nèi)集成了多個RAM、ROM和外部設(shè)備，數(shù)據(jù)處理的部分能夠以TI公司的TMS320C5416為核心，該核心可以實現(xiàn)獨立工作，獨立于系統(tǒng)的控制部分；另外，DSP系統(tǒng)還要能夠通過FPGA設(shè)備使用HPI方式完成數(shù)據(jù)交互工作[4]。A/D接收到DSP發(fā)送來的啟動信號之后即開始工作，其可以對輸入的信號實現(xiàn)采樣工作，能夠分析處理采集到的數(shù)據(jù)，并且通過FPGA傳送給控制管理器ARM，此時ARM根據(jù)系統(tǒng)設(shè)計的流程，按照需求處理數(shù)據(jù)，并且能夠?qū)⑻幚斫Y(jié)果傳輸?shù)骄W(wǎng)絡(luò)中，網(wǎng)絡(luò)控制管理器ARM還可以解析收到的數(shù)據(jù)，并做出響應(yīng)操作。

2.3 接口設(shè)計

網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)的接口是系統(tǒng)的重要組成部分之一，接口的實現(xiàn)也比較復(fù)雜和困難[5]。在高速數(shù)據(jù)處理過程中，需要解決數(shù)據(jù)傳遞過程中涉及到的數(shù)據(jù)時序問題，本文系統(tǒng)在設(shè)計系統(tǒng)的接口過程中，采用了tero公司設(shè)計生產(chǎn)的FPGA芯片——EP1C6功能器件，該器件使用了高效的主從雙機通信的HPI通信模式，并且設(shè)計了DSP和ARM之間能夠?qū)崿F(xiàn)實時通訊的輔助電路，有效的提高了FPGA的利用率。從系統(tǒng)的硬件部分使用TI公司設(shè)計的TMS320C5416，其可以有效的處理數(shù)字信號，并且能夠使用8位增強的HPI模式完成TMS320C5416和ARM處理器數(shù)據(jù)高速交換功能，另外，系統(tǒng)接口還有串口類型，其可以完成于普通的計算機通信的功能，增強了數(shù)據(jù)處理系統(tǒng)的靈活性和通用性。

3 結(jié)束語

本文涉及的網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)使用了先進的DSP和ARM主從結(jié)構(gòu)，將ARM作為一個主處理器，其可以高效的完成網(wǎng)絡(luò)通訊和系統(tǒng)管理功能，將DSP作為從處理器，其可以有效的完成數(shù)據(jù)信號的分析和處理功能，通過FPGA有效的將兩者集成在一起，使得數(shù)據(jù)處理系統(tǒng)的電路結(jié)構(gòu)簡單、高效，具有很強的重構(gòu)性。主從結(jié)構(gòu)為系統(tǒng)處理數(shù)據(jù)提供了快速處理的能力、實時的動態(tài)信號采集能力、可靠的網(wǎng)絡(luò)傳輸能力等，滿足了系統(tǒng)的要求。

參考文獻：

[1]葛君.基于DSP技術(shù)的PCI數(shù)據(jù)采集及實時處理卡的設(shè)計實現(xiàn)[D].中國海洋大學(xué)，2010.

[2]祝紅軍，李軍民.基于DSP的遠程數(shù)據(jù)采集系統(tǒng)設(shè)計[J].西華大學(xué)學(xué)報（自然科學(xué)版），2010（04）.

[3]曾華榮，呂鋒.基于DSP的多通道數(shù)據(jù)采集系統(tǒng)[J].計算機與數(shù)字工程，2005（10）.

[4]潘圣民，劉小寧，王付勝.基于DSP的光纖監(jiān)控網(wǎng)絡(luò)的研制[J].計算機測量與控制，2006（02）.