摘 要：本篇文章描述了FTLT-A（16*E1/4*STM1）TDMoP單板硬件設(shè)計，介紹了主要功能模塊關(guān)鍵電路硬件設(shè)計并對實行E1和STM1功能的CESoP FPGA進行了較詳盡的描述。

關(guān)鍵詞：FTLT-A；E1/STM1；CESoP FPGA

中圖分類號：TN915.05

1 概述

FTLT-A 板卡是OLT 系統(tǒng)中的TDM LT 線卡，F(xiàn)TLT-A提供4個STM-1接口和16個E1接口。FTLT-A 板卡用做GPON OLT STM-1 上聯(lián)終端設(shè)備卡。此論文是關(guān)于FTLT-A板卡的硬件設(shè)計。

2 功能描述

FTLT-A 板卡包含STM1 接口電路和16 E1 相關(guān)的電路，前向面板提供16個E1 接口連接器。FTLT-A板

卡的功能是在基于包的網(wǎng)絡(luò)上提供STM1和E1的電路仿真業(yè)務(wù)。

FTLT-A提供STM-1接口和E1接口。

STM-1 支持1：1和1+1保護，共提供2+2 STM1 接口。STM1 接口支持 STM-1/OC-3 工業(yè)標準的SFP 光模塊。

1+1CES流保護功能，且CES流上/下行轉(zhuǎn)換時間不超過5毫秒。

支持16個E1接口，每個E1通道支持CES功能，支持至多128偽線（pseudowires）（63*E1）。

封裝：基于MPLS的SAToP per RFC4553；基于IP/UPD；基于Ethernet的MEF8。

時序模式：時序模式采用自適應(yīng)時序和基于IEEE1588v2RTP的差分時序

提供外部BITS（樓宇綜合定時供給系統(tǒng)）參考時鐘輸出接口

滿足ITU-T G.707同步數(shù)字系列（SDH）的網(wǎng)絡(luò)節(jié)點接口標準

可與用戶端設(shè)備實現(xiàn)IOP互通測試

3 FTLT-A 硬件架構(gòu) AC2481*2 + SWITCH + OBC

FTLT-A硬件架構(gòu)如圖所示，主要包含PQII pro MPC8347、Switch BCM56134、CES FPGA AC2481、E1 LIU 芯片DS26334。

FTLT-A 板卡應(yīng)當運行于-40oC 到 +65oC的環(huán)境溫度中，此板卡滿足Class B EMC要求，此板卡使用的主芯片及功能簡述如下：

PQII pro MPC8347：FTLT-A板卡管理控制功能主要由主控制器芯片MPC8347來實現(xiàn)，如可以實現(xiàn)FPGA 下載、電源監(jiān)控、SFP 模塊訪問控制、E1芯片訪問控制等等。

AC2481可以實現(xiàn)STM1與E1功能的FPGA 功能模塊，此FPGA 提供STM1 數(shù)據(jù) 和 E1 數(shù)據(jù)到以太網(wǎng)數(shù)據(jù)包的封裝，也提供以太網(wǎng)數(shù)據(jù)包到STM1 數(shù)據(jù)和E1 數(shù)據(jù)的解封。CES FPGA 通過2*SGMII接口與交換芯片BCM56134直接相接。

交換機使用Broadcom 公司的交換芯片BCM56134，此交換芯片用來實現(xiàn)包轉(zhuǎn)發(fā)功能。

DS26334是16 通道LIU芯片，在FTLT-A 板卡上提供16 通道 E1 接口。

3.1 主控模塊 MPC8347

FTLT-A 主控模塊基于 Freescale‘s e300 core MPC8347 處理器。并非MPC8347所有的的功能單元使用于FTLT-A板卡，F(xiàn)TLT-A主要使用MPC8347以下功能單元。

e300c1 PowerPC處理器核。 運行速率可高達667 MHz， e300c1 PowerPC處理器核擁有高性能。支持浮點、整型、存/取、系統(tǒng)寄存器和分支處理單元；此處理器帶有加鎖功能的32K字節(jié)的指令緩存和32K字節(jié)的數(shù)據(jù)緩存。

雙數(shù)據(jù)速率，MPC8347帶有DDR1/DDR2 SDRAM 存貯器控制器，數(shù)據(jù)接口支持32位或64位，數(shù)據(jù)速率高達333MHz，并且支持ECC功能。FTLT-A板卡設(shè)計使用64位數(shù)據(jù)接口。

PCI 接口，PCI 規(guī)范R2.3 兼容。 具有高達66MHz的數(shù)據(jù)總線速率， 通過 PCI接口可訪問內(nèi)部配置寄存器?？芍С?2位或64位數(shù)據(jù)寬度。FTLT-A 板卡設(shè)計使用32位數(shù)據(jù)寬度。

本地總線控制器 （LBC）。支持多路復用的32位地址和數(shù)據(jù)， 運行速度可以達到133MHz，具有8個片選可以支持8個外部從設(shè)備。

通用并行 I/O （GPIO），具有64個并行I/O引腳可被各種芯片接口復用。

FTLT設(shè)計中MPC8347選用的速率是“400/266”，即使用400MHz core 時鐘和266 MHz ccb 時鐘，配置 DDR控制器時鐘參數(shù)1：1比率，即DDR 時鐘速率配置為266MHz，數(shù)據(jù)寬度硬件設(shè)計為64位。

3.2 交換芯片 BCM56134

Broadcom BCM56134支持L2/L3層交換，支持快速的FE 交換應(yīng)用開發(fā)。BCM56134集成4個1.0 GbE/2.5 GbE 堆疊/上聯(lián)端口和24個可配置的100Mbps S3MII端口。在FTLT-A板卡設(shè)計中，BCM56134 和 CES FPGA 之間通過 SGMII 端口相接，BCM56134主要實現(xiàn)包轉(zhuǎn)發(fā)功能。

上行方向： FTLT-A接收TDM幀，CES FAPGA AC2481把TDM數(shù)據(jù)幀封裝成以太網(wǎng)數(shù)據(jù)包，通過SGMII接口到達BCM56134， 在BCM56134中進行轉(zhuǎn)發(fā)，最終通過背板SERDES端口到達NTA/NTB交換機，在NTA/NTB中以太網(wǎng)數(shù)據(jù)包形式通過GPON上行口轉(zhuǎn)發(fā)出去，在以太網(wǎng)數(shù)據(jù)網(wǎng)絡(luò)中進行傳輸。

下行方向：來自于NTA/NTB 的GPON下行以太網(wǎng)數(shù)據(jù)包通過背板達到 FTLT-A 交換機 BCM56134，在BCM56134進行轉(zhuǎn)發(fā)，通過SGMII口到達CES FPGA，在CES FPGA 中，以太網(wǎng)數(shù)據(jù)包被解封為連續(xù)的TDM位流（STM1數(shù)據(jù)流和E1 數(shù)據(jù)流）進行傳輸。

3.3 CESoP FPGA AC2481

FTLT-A板卡最核心的芯片是CES FPGA AC2481，STM1和E1 TDM業(yè)務(wù)就由此芯片來實現(xiàn)。CES FPGA AC2481作為包上面的非結(jié)構(gòu)化的時分復用（TDMoP）設(shè)備，可以支持2個STM-1/OC-3 接口和32 E1/DS1 接口，F(xiàn)LTT-A通過與16通道LIU設(shè)備相接提供32個E1/DS1接口。設(shè)備內(nèi)部集成了PHD 成幀器/監(jiān)控器和PSN內(nèi)核。

通過SGMII 接口，F(xiàn)PGA 把STM1 數(shù)據(jù)和E1數(shù)據(jù)封裝成以太網(wǎng)包；反之亦然。另外，AC2481 CPU接口時鐘頻率使用來自于MPC8347的時鐘33MHz LCLK。

AC2481 CES FPGA 通過代碼編程主要實現(xiàn)以下功能模塊：STM-1/4 –OC-3/12 RSOH/MSOH 處理功能；高階指針處理器功能；互通功能 DS1 成幀器（FMON/PMON；E1 TS0/TS16 產(chǎn)生器和監(jiān)控器；通用 PDH 成幀器 （UPF）；PSN 和以太網(wǎng)服務(wù)層；以太網(wǎng)物理層；PRBS 產(chǎn)生器，檢查器。

3.3.1 LIU接口

AC2481支持LIU兩個管理時鐘輸出，兩個LIU復位輸出， AC2481 FPGA也支持兩個LIU中斷輸入信號。

3.3.2 CPU接口

FPGA 支持16位Freescale PowerQuicc II Pro CPU 總線用來訪問設(shè)備的寄存器表。內(nèi)部寄存器是32位訪問的，軟件設(shè)計必須注意32數(shù)據(jù)訪問在軟件中要分成兩個16位進行訪問。

3.3.3 SPI接口

AC2481提供一個SPI接口用來控制Maxim DS26334 LIU。SPI時鐘頻率設(shè)為77.76MHz/32 （2430kHz）。AC2481支持兩個SPICS輸出， 因此一片AC2481可以支持兩片外部LIU設(shè)備。

3.3.4 DDR2 RAM 接口

FPGA支持外部DDR2 SRAM訪問，DDR2 SDRAM 提供互通功能中封裝和解封的包緩沖空間。外部DDR2 RAM 為每通道提供32ms抖動緩沖器。

3.3.5 STM-1 接口

AC2481 FPGA 支持2個STM-1收發(fā)器， STM-1收發(fā)器支持下面的功能：

接收方向：數(shù)據(jù)和時鐘從輸入的155.52Mbit/s 數(shù)據(jù)流恢復， 8位的并行數(shù)據(jù)流（19.44Mbyte/s）被

運送到設(shè)備的內(nèi)部邏輯。

發(fā)送方向：接收來自TBP的并行數(shù)據(jù)流并轉(zhuǎn)換成155.52Mbit/s的串行數(shù)據(jù)流。

3.3.6 參考時鐘

（1）參考時鐘輸出

FPGA支持兩個參考時鐘輸出， 這兩個參考時鐘來源于E1 或 STM-1/OC-3線路接口。E1 模式下 AC2481使用1.544MHz工作頻率，DS1 和 STM1/OC3模式下 AC2481使用2.048MHz工作頻率。

E1/DS1 和 STM-1/OC-3參考時鐘選擇通過控制寄存器REFCLKSEL[0：1][0：1]的不同配置進行選擇。

REFCLKSEL[n] =00：選擇 E1/DS1 參考時鐘

REFCLKSEL[n] =01：選擇 STM-1/OC-3 #0 參考時鐘

REFCLKSEL[n] =1x：選擇 STM-1/OC-3 #1 參考時鐘

（2）參考時鐘輸入

FPGA 支持兩個來自同一個時鐘源的77.76MHz 核時鐘輸入。時鐘STM1_REFCLK被用做STM-1和BP622 線路接口CDR參考時鐘，時鐘 CLK78M 被用做核時鐘。FPGA支持一個125MHz 以太網(wǎng)參考時鐘輸入。

（3）互通功能信道號碼分配

AC2481 支持158 E1信道和200 DS1信道，32 信道來源于LIU E1/DS1接口， 126/168 E1/DS1 來源于信道化SDH/SONET interface.

3.4 E1 LIU DS26334

DS26334為16端口短/長程線路接口單元（LIU），此芯片無需外部端接就可以實現(xiàn)E1/T1/J1功能。內(nèi)置頻率合成器從一路主時鐘輸入產(chǎn)生不同頻率的E1/T1/J1時鐘。該芯片還提供兩路參考時鐘輸出。

FTLT-A單板中，DS26334僅僅提供E1功能接口，根據(jù)硬件設(shè)計，接收邊提供一個120歐姆的外部阻抗，所以在接收邊不需要提供內(nèi)部阻抗匹配，發(fā)送邊硬件設(shè)計中沒有提供120歐姆的外部阻抗，因此發(fā)送邊需要提供內(nèi)部阻抗匹配。DS26334 可以通過寄存器配置來實現(xiàn)內(nèi)部阻抗配置與否， FTLT-A DS26334 內(nèi)部阻抗配置寄存器配置如下：

GC.RIMPMS=0 部分內(nèi)部阻抗匹配；TS.RIMPON=0 接收方向沒有內(nèi)部阻抗匹配

TS.TIMPOFF=0 使能發(fā)送方向內(nèi)部阻抗匹配；TS.TIMPRM=1 120ohm

3.5 LIU DS26503

DS26503是BITS時鐘恢復芯片，也可用作基本T1/E1收發(fā)器。接收部分可從T1， E1和6312kHz同步時序接口中恢復時鐘。

FTLT-A板卡中DS26503用來實現(xiàn)NTA/NTB 和FTLT-A的時鐘同步功能，不提供E1 業(yè)務(wù)。前面板提供兩個RJ45 連接器，一個RJ45連接器用作 BITS 輸入信號，另一個RJ45連接器用作BITS輸出信號。DS26503 從BITS 輸入信號中恢復2.048MHz時鐘，此時鐘用作ZL30143參考時鐘輸入。另外DS2653 提供BITS 輸出信號到BITS OUT RJ45，然后通過線纜此信號輸出到NTA/NTB，從而實現(xiàn)整個系統(tǒng)的時鐘同步功能。

FTLT-A板卡采用E1 CRC4 模式來配置DS26503寄存器，具體寄存器配置信息如下表所示。

3.6 電源轉(zhuǎn)換電路

FTLT-A 單板采用48V直流供電，此直流電源由背板提供，直流電壓及波動范圍如下：

額定電壓：-48V；波動范圍：-36V ～ -72V

電源模塊IBC17AEW4812EY實現(xiàn) -48V->12V的電源轉(zhuǎn)換，ADP1829實現(xiàn) 12V ->0.9V，12V->1.2V電源轉(zhuǎn)換，MAX1830實現(xiàn) 3.3V->1.1V，3.3V->1.5V，3.3V->2.5V 電源轉(zhuǎn)換

3.7 STM1 和E1 端口映射

FTLT-A 前面板提供一個連接器與E1線纜相接，總共提供16路E1端口。連接器的E1 端口定義和LIU DS26334 E1 端口以及FPGA AC281 E1 端口定義不相同，三者之間存在一個映射關(guān)系。實際應(yīng)用中軟件根據(jù)此映射關(guān)系進行端口的對應(yīng)。

4 小結(jié)

此論文是關(guān)于FTLT-A（16*E1/4*STM1）TDMoP單板硬件設(shè)計，包含主要功能模塊設(shè)計，關(guān)鍵電路硬件設(shè)計以及所需電源供電電路設(shè)計等，另外也提供一些軟件開發(fā)有價值的信息以及傳輸信號的映射。由于E1和STM1的實現(xiàn)主要在CESoP FPGA AC2481中實現(xiàn)，所以對CESoP FPGA AC2481的功能模塊設(shè)計進行了較詳細的描述，并且給出單板設(shè)計中關(guān)鍵芯片的寄存器設(shè)置。

參考文獻：

[1]胡志文.針對硬件部件設(shè)計的專用搜索引擎設(shè)計[J].計算機光盤軟件與應(yīng)用，2012（23）：192+190.

[2]郝敏釵.基于SPCE061A的智能輪椅控制系統(tǒng)硬件設(shè)計[J].計算機光盤軟件與應(yīng)用，2012（02）：95+90.