吳楚彬，張 章，於昌虎，解光軍

(合肥工業(yè)大學(xué)電子科學(xué)與與應(yīng)用物理學(xué)院，合肥230009)

隨著CMOS集成電路工藝的迅速發(fā)展，尤其是片上系統(tǒng)SoC(System-on-a-Chip)的發(fā)展，對(duì)模數(shù)轉(zhuǎn)換器(ADC)的要求越來越高。在各種結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器中，流水線ADC因其精度和采樣率的有效折中而得到了廣泛的應(yīng)用。其中高速、高精度的前端采樣保持電路是流水線ADC的重要組成部分，其動(dòng)態(tài)性能直接影響流水線ADC的性能。而采樣保持電路的性能受到多種因素的制約，包括運(yùn)放、開關(guān)等。隨著采樣時(shí)鐘頻率的提高和電源電壓的持續(xù)下降，傳統(tǒng)的MOS采樣開關(guān)的線性度不斷降低，限制了采樣保持電路的性能的提高，使之無法滿足高速、高精度ADC對(duì)采樣信號(hào)的精度及非線性的要求。

MOS采樣開關(guān)的非線性主要是由開關(guān)導(dǎo)通電阻的非線性引起的。常用的減小導(dǎo)通電阻非線性的兩種方法為:采用互補(bǔ)性的CMOS開關(guān)［1］;采用柵壓自舉采樣開關(guān)［2-3］。這兩種方法雖然在一定程度上減小了由采樣開關(guān)的柵源電壓隨輸入信號(hào)的變化而產(chǎn)生的非線性，但卻無法消除由MOS開關(guān)閾值電壓的襯偏效應(yīng)產(chǎn)生的非線性，從而限制了MOS采樣開關(guān)動(dòng)態(tài)范圍的進(jìn)一步提高。文獻(xiàn)［4］中提出了基于運(yùn)放反饋的采樣開關(guān)電路，可以顯著地消除MOS開關(guān)閾值電壓的襯偏效應(yīng)產(chǎn)生的非線性，但是存在兩個(gè)問題，一是采用額外的運(yùn)放，極大的提高了開關(guān)的功耗，二是該種結(jié)構(gòu)的工作信號(hào)范圍有限。

本文基于文獻(xiàn)［4］中的采樣開關(guān)電路結(jié)構(gòu)，提出了一種新穎的采樣保持電路。通過將采樣保持電路中的運(yùn)放復(fù)用，在提高采樣開關(guān)導(dǎo)通電阻線性度的同時(shí)，省去了采樣開關(guān)中的運(yùn)放，解決了高線性度采樣開關(guān)功耗較大的問題;通過增加一個(gè)自舉電容，提高開關(guān)管柵極電壓，使得采樣開關(guān)的信號(hào)工作范圍顯著提高。

1 采樣開關(guān)中的非線性分析

采樣保持電路的非線性主要來源于MOS采樣開關(guān)導(dǎo)通電阻的非線性。對(duì)于單個(gè)NMOS管構(gòu)成的開關(guān)，當(dāng)柵極電位為高電平時(shí)，工作在線性區(qū)，其導(dǎo)通電阻為［5］:

其中:

式中，Vthn為NMOS管的閾值電壓，Vth0為NMOS管源和襯底之間電壓為0時(shí)的閾值電壓，γsub為體效應(yīng)系數(shù)，φf為費(fèi)米勢(shì)。

由式(1)～式(3)可以看到，NMOS管的導(dǎo)通電阻不但與柵源電壓VGS有關(guān)，同時(shí)還與閾值電壓Vthn有關(guān)，而這兩者又與輸入信號(hào)有關(guān)，所以它們的變化都會(huì)在導(dǎo)通電阻上引入非線性。

2 減小采樣開關(guān)非線性的方法

互補(bǔ)型CMOS采樣開關(guān)是減小開關(guān)導(dǎo)通電阻非線性的常用方法之一，它由一對(duì)NMOS管和PMOS管并聯(lián)組成，其中NMOS管和PMOS管的柵極電壓由一對(duì)互補(bǔ)時(shí)鐘控制，在采樣開關(guān)導(dǎo)通階段，導(dǎo)通電阻為兩管導(dǎo)通電阻的并聯(lián)，通過選擇適當(dāng)?shù)膬晒艿膶掗L(zhǎng)比，使得互補(bǔ)型CMOS采樣開關(guān)的導(dǎo)通電阻與輸入信號(hào)無關(guān)。然而，在實(shí)際中，由于襯偏效應(yīng)的影響，NMOS管和PMOS管的閾值電壓Vthn，Vthp都會(huì)隨輸入信號(hào)的變化而變化，從而在開關(guān)的導(dǎo)通電阻中引入非線性，限制了CMOS采樣開關(guān)的線性度，使得這種開關(guān)結(jié)構(gòu)不能適用于高速、高精度的ADC中。

傳統(tǒng)的MOS柵壓自舉采樣開關(guān)是減小開關(guān)導(dǎo)通電阻非線性的另一種常用的方法，如圖1所示，它通過自舉電容C來固定開關(guān)管的柵源電壓VGS，有效地解決了柵源電壓VGS隨輸入信號(hào)變化的影響。在采樣階段，采樣開關(guān)的導(dǎo)通電阻為:

這種傳統(tǒng)的柵壓自舉開關(guān)消除了MOS管由于柵源電壓隨輸入信號(hào)變化而引入的非線性，提高了采樣開關(guān)的動(dòng)態(tài)范圍。然而，閾值電壓隨輸入信號(hào)變化而產(chǎn)生的非線性仍然沒有得到消除，因此限制了MOS采樣開關(guān)線性度的進(jìn)一步提高。

圖1 傳統(tǒng)的柵壓自舉采樣開關(guān)

為了消除閾值電壓隨輸入信號(hào)變化而產(chǎn)生的非線性，文獻(xiàn)［4］提出了一種新型的高線性度MOS采樣開關(guān)，如圖2所示。通過電阻分壓，產(chǎn)生一個(gè)工作在線性區(qū)的“復(fù)制”MOS管，它與采樣開關(guān)管具有相同的閾值電壓。這種結(jié)構(gòu)設(shè)計(jì)的思想是通過固定MOS采樣開關(guān)的過驅(qū)動(dòng)電壓VGS-Vthn，使得導(dǎo)通電阻趨于恒定。

電路的工作原理如下:在 Φp高電平期間，M1的柵極接地，C兩端電壓充電至VDD;在Φs高電平期間，C兩端分別接M1的柵極和M2的柵極，并保持兩端電壓為VDD，即:

圖2中，運(yùn)放始終在閉環(huán)狀態(tài)下工作，如果增益足夠大，則正向輸入端電壓等于負(fù)向輸入端電壓，即VA=VB。選擇合理的寬長(zhǎng)比，使得M2工作在線性區(qū)，則其電阻可以表示為:

圖2 文獻(xiàn)［4］中所提出的MOS采樣開關(guān)

因此，可以得到M2的柵極電壓為:

由于M1和M2的閾值電壓相等(Vth1=Vth2)，并由式(5)～式(7)可得M1的導(dǎo)通電阻為:

由式(8)可知，此時(shí)MOS開關(guān)導(dǎo)通電阻不再受柵源電壓變化以及閾值電壓變化的影響，這兩個(gè)非線性源都得到了有效的抑制，從而得到了一個(gè)導(dǎo)通電阻恒定的采樣開關(guān)。但由于這種開關(guān)結(jié)構(gòu)需要使用運(yùn)放，必然會(huì)增加整個(gè)結(jié)構(gòu)的功耗和面積。并且為了保證開關(guān)管一直工作在線性區(qū)，且過驅(qū)動(dòng)電壓(Vdsat)不變，則要求運(yùn)放有較高的共模輸出以及較大的輸出擺幅，從而增加了運(yùn)放設(shè)計(jì)難度。

3 高線性度采樣開關(guān)的采樣保持電路

采樣開關(guān)是ADC前端采樣保持電路的一個(gè)關(guān)鍵模塊，本節(jié)介紹所提出的具有高線性度采樣開關(guān)的采樣保持電路。由于采樣保持電路中的運(yùn)放僅工作在保持相位，而圖2所示的采樣開關(guān)結(jié)構(gòu)中，運(yùn)放僅工作在采樣相位，因此，利用運(yùn)放復(fù)用的思想，可以省去開關(guān)中的運(yùn)放。又圖2所示的開關(guān)要求運(yùn)放有高的共模輸出以及較大的輸出擺幅，而采樣保持電路中的運(yùn)放輸出共模電壓為有效信號(hào)范圍的中間值，相對(duì)來說不是很高，且擺幅也相對(duì)有限。通過在運(yùn)放的輸出端與采樣開關(guān)之間增加一個(gè)自舉電容，可以保證在運(yùn)放輸出共模較小的情況下，采樣開關(guān)處于線性工作區(qū)。同時(shí)，為了滿足此開關(guān)結(jié)構(gòu)對(duì)運(yùn)放高的輸入輸出共模范圍的要求，這里需要使用一種特殊的運(yùn)放結(jié)構(gòu)，即高共模輸入輸出且跨導(dǎo)恒定的運(yùn)放［6-8］。

基于圖2所示的開關(guān)結(jié)構(gòu)，通過運(yùn)放的復(fù)用，將其改進(jìn)為具有高線性度采樣開關(guān)的采樣保持電路，如圖3所示。圖4為其不同階段的工作原理圖。

電路的工作原理如下:當(dāng)Φs為高電平時(shí)，電路處于采樣階段，其等效電路如圖4(a)所示。運(yùn)放的同相端接電阻R與R1產(chǎn)生的分壓V2，反相端接采樣開關(guān)MS與電阻R產(chǎn)生的分壓V1，輸出端接自舉電容C的一端，自舉電容的另一端接到采樣開關(guān)的柵極，形成負(fù)反饋。通過運(yùn)放自動(dòng)調(diào)節(jié)采樣開關(guān)的柵極電壓，使柵源電壓VGS的變化能夠抵消閾值電壓的變化，從而最大限度地消除導(dǎo)通電阻的非線性，使得采樣開關(guān)的導(dǎo)通電阻接近于目標(biāo)電阻。在運(yùn)放增益足夠大的情況下，運(yùn)放兩個(gè)輸入端的的電壓近似相等，即V1≈V2，其中

取R≥R1，則V1≈V2≈Vin，R1的阻值即為采樣開關(guān)MS導(dǎo)通電阻的目標(biāo)阻值Ron_MS。通過采樣開關(guān)后的信號(hào)壓降受R和R1大小的影響，選取合理的R1值，使得采樣開關(guān)的導(dǎo)通電阻和采樣電容構(gòu)成的RC時(shí)間常數(shù)滿足所設(shè)計(jì)的ADC的指標(biāo)要求。同時(shí)采樣開關(guān)也要選取適當(dāng)?shù)膶掗L(zhǎng)比，使運(yùn)放在能提供相應(yīng)的柵極電壓的情況下，導(dǎo)通電阻可以達(dá)到目標(biāo)阻值。

圖3 本文提出的新型采樣保持電路

圖4 不同階段的工作原理圖

當(dāng)Φp為高電平時(shí)，電路處于保持階段，其等效電路如圖4(b)所示。運(yùn)放的同相端接共模電平(Vcom)，反向端以及輸出端分別接采樣電容Cs的兩端，使得采樣電容采樣到的電壓值翻轉(zhuǎn)到輸出端，實(shí)現(xiàn)保持功能。同時(shí)，在這個(gè)階段，自舉電容C的兩端分別接電源電壓(VDD)和地，以提供采樣階段時(shí)的自舉電壓，保證開關(guān)管MS工作在線性區(qū)。

綜上所述，本文提出的新型采樣保持電路，通過運(yùn)放的復(fù)用技術(shù)，使得在采樣階段，利用運(yùn)放的負(fù)反饋來獲得一個(gè)高線性度的采樣開關(guān)，從而消除了開關(guān)MOS管閾值電壓變化而引入的非線性。

4 仿真結(jié)果

本文電路采用 SMIC 0.13 μm標(biāo)準(zhǔn) CMOS工藝，在Cadence Spectre軟件環(huán)境下對(duì)電路進(jìn)行設(shè)計(jì)和仿真。作為對(duì)比，分別設(shè)計(jì)了基于互補(bǔ)型CMOS采樣開關(guān)的采樣保持電路、基于傳統(tǒng)柵壓自舉開關(guān)的采樣保持電路和本文提出的采樣保持電路。這里為了簡(jiǎn)單驗(yàn)證所提出的采樣保持電路的性能，使用了理想的運(yùn)放，其性能為:開環(huán)增益100 dB，開環(huán)帶寬600 MHz。電阻阻值的選取為R1=18 Ω，R=10 kΩ。3種結(jié)構(gòu)采樣開關(guān)的尺寸都選取為:寬為80 μm，長(zhǎng)為0.13 μm。3種結(jié)構(gòu)的采樣電容和負(fù)載電容都為1 pF，柵壓自舉電路以及本文提出的電路結(jié)構(gòu)中自舉電容都為1 pF。電源電壓1.2 V。在輸入信號(hào)為30 MHz、0.5Vpp，采樣時(shí)鐘為80 MHz情況下，分別對(duì)三種結(jié)構(gòu)的采樣保持電路進(jìn)行了仿真，比較了它們采樣階段的采樣開關(guān)導(dǎo)通電阻及保持階段輸出信號(hào)的頻譜性能，分別如圖5、圖6所示。

圖5 各種結(jié)構(gòu)采樣保持電路的導(dǎo)通電阻隨輸入信號(hào)的變化

從圖5可以看到，采樣開關(guān)導(dǎo)通電阻的阻值在整個(gè)信號(hào)輸入范圍內(nèi)都平穩(wěn)地處于目標(biāo)電阻阻值18 Ω附近，其中從仿真數(shù)據(jù)分析得到大約只有0.2 Ω的變化;同樣從圖4也可以看到，CMOS采樣開關(guān)以及柵壓自舉開關(guān)的導(dǎo)通電阻變化比較大，有10 Ω以上;因此，本文提出的結(jié)構(gòu)中的采樣電阻具有很高的線性度。

從圖6可以看到，本文提出的采樣保持電路在保持階段輸出信號(hào)的無雜散動(dòng)態(tài)范圍SFDR達(dá)到了116 dB，而采用CMOS開關(guān)和柵壓自舉開關(guān)的采樣保持電路的SFDR分別只有74.9 dB和82 dB，即這種結(jié)構(gòu)的采樣保持電路的性能得到了顯著的提高。和文獻(xiàn)［4］中的采樣開關(guān)的性能對(duì)比，本文的采樣開關(guān)導(dǎo)通電阻目標(biāo)阻值與其相等，從仿真結(jié)果分析，本文也達(dá)到了這個(gè)目標(biāo)阻值的要求;而對(duì)于信號(hào)頻譜的分析，本文也是在30 MHz、0.5Vpp輸入信號(hào)，80 MHz采樣時(shí)鐘下進(jìn)行的，所提出的采樣保持電路的頻譜性能達(dá)到了SFDR=116 dB，而文獻(xiàn)［4］在考慮失配的情況下達(dá)到了92.7 dB，所以其頻譜性能也是相當(dāng)?shù)摹?/p>

圖6 各種結(jié)構(gòu)采樣保持電路輸出信號(hào)的頻譜

這里不同的是，本文的采樣保持電路通過運(yùn)放的復(fù)用，在得到高線性度采樣開關(guān)的同時(shí)，也提高了運(yùn)放的利用率，總體上節(jié)省了功耗。因此，這種結(jié)構(gòu)為采樣保持電路的研究提供了一種新的思路。

5 結(jié)論

本文提出的采樣保持電路，通過運(yùn)放的復(fù)用技術(shù)，得到了一個(gè)高線性度的采樣開關(guān)，消除了采樣開關(guān)由于柵源電壓VGS以及閾值電壓Vthn隨輸入信號(hào)變化而帶來的非線性，并且降低了功耗，顯著的提高了采樣開關(guān)的線性度。本文提出的采樣保持電路在采樣階段，導(dǎo)通電阻大約只有0.2 Ω的變化，輸出信號(hào)的無雜散動(dòng)態(tài)范圍SFDR達(dá)到了116 dB。為實(shí)現(xiàn)高性能的采樣保持電路提供了一種新的思路。

［1］Allen P E，Holberg D R.CMOS Analog Circuit Design［M］.New York:Holt，Rinehart and Winston，1987.

［2］李鋒，黃世震，林偉.一種用于流水線ADC采樣保持電路的設(shè)計(jì)［J］.電子器件，2010，33(2):170-173.

［3］鄭曉燕，王江，仇玉林.低電壓低功耗CMOS采樣保持電路［J］.電子器件，2006，29(2):318-321.

［4］彭云峰，嚴(yán)偉，陳華，等.一種新型高線性度 MOS采樣開關(guān)［J］.微電子學(xué)，2006，36(6):774-778.

［5］Razavi B.Principles of Data Conversion System Design［M］.IEEE Press，Piscataway，NJ，1995.

［6］夏斯青，高懷.應(yīng)用于包絡(luò)跟蹤的高線性跨導(dǎo)運(yùn)算放大器的設(shè)計(jì)［J］.電子器件，2012，35(5):530-534.

［7］余國(guó)義，張樂，鄭梅軍，等.一種新型超寬共模輸入范圍放大器設(shè)計(jì)［J］.電子器件，2012，35(5):504-508.

［8］李志遠(yuǎn)，王永生.一種低噪聲軌對(duì)軌輸入CMOS運(yùn)算放大器設(shè)計(jì)［J］.電子器件，2007，30(6):2023-2027.