周軍偉，劉 斌

(中國空空導(dǎo)彈研究院，河南洛陽 471009)

0 引言

未來空戰(zhàn)中電磁環(huán)境十分復(fù)雜且典型作戰(zhàn)目標都具有高速、高機動的能力，從而導(dǎo)致最高彈目交會速度的提高和對應(yīng)的彈目交會持續(xù)時間的縮短。為了完成對目標的精確探測識別和高效毀傷，引信信號處理就需要能夠充分利用彈目交會信息提高引信的抗干擾能力并具有高速、靈活的信號處理能力[1]。

脈沖多普勒引信是一種在國內(nèi)外多種型號空空導(dǎo)彈中廣泛應(yīng)用的無線電近炸引信體制。引信信號處理系統(tǒng)是引信的信息中樞，其具有收發(fā)系統(tǒng)時序控制、彈目交會信息處理、目標回波信號檢測以及引信起爆控制等功能，它的結(jié)構(gòu)和性能對于引信整體性能的優(yōu)劣有著至關(guān)重要的影響。

目前MCU、DSP、FPGA是現(xiàn)代嵌入式系統(tǒng)中廣泛應(yīng)用的3種主要處理器，并且其各具特點，而SOPC技術(shù)可以將MCU、DSP、FPGA的優(yōu)點完美結(jié)合，是嵌入式系統(tǒng)信號處理的一個重要發(fā)展方向。文中基于SOPC技術(shù)完成了脈沖多普勒引信信號處理系統(tǒng)設(shè)計，其具有高速、靈活的特點，能夠有效提高引信的自適應(yīng)能力和抗干擾能力。

1 SOPC技術(shù)簡述

隨著微電子技術(shù)的快速發(fā)展，傳統(tǒng)的以微處理器和DSP為核心的嵌入式電子系統(tǒng)設(shè)計不斷轉(zhuǎn)向片上系統(tǒng)SOC(system on a chip)設(shè)計。SOC設(shè)計從整個系統(tǒng)性能要求出發(fā)，將微處理器、芯片結(jié)構(gòu)、外圍器件等各層次電路設(shè)計緊密結(jié)合起來，通過建立在全新理念上的系統(tǒng)硬件和系統(tǒng)軟件的協(xié)同設(shè)計，在單個芯片上實現(xiàn)整個系統(tǒng)的功能[2]。

片上可編程系統(tǒng)SOPC(system on a programmable chip)是最早由Altera公司提出的一種靈活、高效的片上系統(tǒng)設(shè)計方案。SOPC與其他SOC設(shè)計技術(shù)相比，它的特點在于可編程性，也即它利用FPGA或CPLD器件的可編程性來進行SOC設(shè)計。根據(jù)在FPGA中使用的處理器IP類型的不同，SOPC基于FPGA的實現(xiàn)一般有兩種形式，一種是在FPGA中嵌入微處理器的IP硬核，如 Altera的 Excalibur系列的 FPGA中植入了ARM922T嵌入式處理器，Xilinx的Virtex-II PRO系列的FPGA中植入了PowerPC405;另一種是在FPGA中嵌入微處理器的IP軟核，如Altera提供了Nios II軟核，Xilinx提供了 MicroBlaze軟核[3]。相對硬核的SOPC實現(xiàn)形式，基于軟核的SOPC實現(xiàn)方式更加靈活，可以完全根據(jù)實際系統(tǒng)的應(yīng)用需求進行處理器硬件資源的剪裁，并可以選擇實現(xiàn)多個處理器核，可以充分體現(xiàn)SOPC技術(shù)的特點。

Nios II嵌入式處理器是Altera公司于2004年6月推出的第二代用于可編程邏輯器件的可配置的軟核處理器。它基于哈佛結(jié)構(gòu)的RISC通用嵌入式處理器軟核，能與用戶邏輯相結(jié)合編程至Altera的FPGA中，性能超過200 DMIPS。文中以Nios II為嵌入式處理器，開展基于SOPC技術(shù)的脈沖多普勒引信信號處理系統(tǒng)設(shè)計。

2 基于SOPC技術(shù)的脈沖多普勒引信信號處理器硬件系統(tǒng)設(shè)計

基于NiosII的脈沖多普勒引信信號處理系統(tǒng)的硬件電路設(shè)計如圖1所示。由于采用SOPC技術(shù)能夠充分利用系統(tǒng)資源提高了系統(tǒng)集成度，除了采樣電路、422接口電路、配置電路、晶振以及電源等必需的外圍器件以外，系統(tǒng)只需要一片大容量的 FPGA芯片。脈沖多普勒信號處理器的串行通訊、收發(fā)時序控制、自炸定時、目標回波檢測、起爆控制等功能都在一片F(xiàn)PGA中利用SOPC技術(shù)編程實現(xiàn)。

圖1 硬件系統(tǒng)組成原理簡圖

圖2 基于SOPC技術(shù)的脈沖多普勒信息信號處理軟件體系結(jié)構(gòu)

從圖1中可知，基于SOPC技術(shù)的脈沖多普勒引信信號處理器的硬件系統(tǒng)設(shè)計有如下特點:

●需要外部器件較少，硬件結(jié)構(gòu)非常簡潔，體積小可以滿足彈上狹小空間的要求。

●處理能力具有可擴展性，通過選擇大容量的FPGA芯片，可以方便的擴展系統(tǒng)處理能力。

●信號處理的主要功能通過軟件設(shè)計實現(xiàn)，具有高速、靈活、易擴展的特性。

3 基于SOPC技術(shù)的脈沖多普勒引信信號處理器軟件系統(tǒng)設(shè)計

3.1 脈沖多普勒引信信號處理器軟件系統(tǒng)體系結(jié)構(gòu)

采用SOPC技術(shù)后，可以將脈沖多普勒引信信號處理功能進行分解、劃分，并選擇合理的軟硬件實現(xiàn)方法?；赟OPC技術(shù)的脈沖多普勒引信信號處理器的軟件設(shè)計體系結(jié)構(gòu)如圖2所示。

軟件體系可以大致分為兩個部分，一個部分是微處理器結(jié)構(gòu)及運行軟件設(shè)計，該部分主用于處理靈活的算法、實時性相對較弱的工作狀態(tài)控制等內(nèi)容，如自炸定時、目標恒虛警算法、串行通訊等，另一個部分為高速運算與邏輯控制設(shè)計，該部分主要用于實時性要求高、高速密集運算等部分內(nèi)容，如起爆控制邏輯、收發(fā)時序、目標回波FFT變換等。

3.2 微處理器構(gòu)建及運行軟件設(shè)計

1)微處理器的構(gòu)建

Altera公司提供的SOPC Builder為微控制器的開發(fā)設(shè)計提供了標準化的圖形環(huán)境，允許用戶選擇和自定義NiosII處理器、存儲器、標準外圍設(shè)備、用戶自定義外圍設(shè)備等組件和接口，并自動生成必要的總線邏輯，將這些組件通過 Avalon總線連接到一起[4]。除了NiosII處理器，根據(jù)功能需求定制的外設(shè)主要有定時器、片上RAM、UART、輸入輸出IO等，此外為了能夠?qū)崿F(xiàn)軟件調(diào)試定制了JTAG_UART組件，為了軟件的配置啟動定制了EPCS控制器，為了實現(xiàn)外部數(shù)據(jù)高速輸入定制DMA組件。

圖3 軟件開發(fā)及啟動過程示意圖

2)軟件開發(fā)及系統(tǒng)啟動過程

基于SOPC設(shè)計的軟件開發(fā)主要包括基于硬件描述語言的數(shù)字邏輯電路設(shè)計NiosII微控制器構(gòu)建和基于高級語言的微控制器運行軟件設(shè)計兩個部分。通過SOPC Builder定制的微控制器模塊與Quartus軟件中的其它設(shè)計模塊，經(jīng)過設(shè)計綜合、布線最終可以獲得FPGA的配置文件。通過Altera公司提供的NiosII軟件開發(fā)集成環(huán)境NiosII IDE可以利用C或匯編語言完成微控制器的運行軟件設(shè)計。軟件開發(fā)完成后，可以通過JTAG接口電纜，燒寫配置到信號處理板的EPCS控制器中[5]。當(dāng)系統(tǒng)硬件電路加電后，首先從EPCS配置器件中讀取FPGA的配置文件完成FPGA的配置工作，然后通過將NiosII中運行軟件加載到片內(nèi)RAM中，提升信號處理軟件的運行速度。

3)軟件的工作流程

NIOSII中運行軟件的功能是引信信號處理中最靈活、最核心的部分，它可以充分利用制導(dǎo)信息、目標回波信息等完成交會目標的識別、起爆功能，同時也具有完成干擾的識別并采用相應(yīng)抗干擾措施的功能。軟件工作示意流程如圖4所示。

圖4 軟件工作示意流程圖

3.3 高速運算和邏輯控制設(shè)計

在微控制器中利用軟件實現(xiàn)大量高速密集的數(shù)字運算需要占用大量的處理器時間，因而為了獲得更高的性能，可以充分利用FPGA中的硬件資源完成相關(guān)的運算和高速邏輯。在脈沖多普勒引信信號處理中主要的高速運算包括有效值計算和目標回波頻譜計算等。

1)有效值的數(shù)字化計算

目標回波信號有效值可以用數(shù)字化的方法來近似計算，在FPGA中可以采用如圖5所示的方法來完成。

圖5 數(shù)字化有效值計算示意流程

當(dāng)采樣系統(tǒng)采樣頻率達到回波多普勒信號頻率的6～8倍，即可以通過上述方法達到滿意效果。通過調(diào)整數(shù)據(jù)緩沖FIFO的深度，可以靈活的改變有效值計算的累積時間。

2)目標回波頻譜計算

目標回波頻譜獲取主要依靠FFT運算和求模運算來實現(xiàn)。FFT(快速傅里葉變換)是數(shù)字信號處理中一個非常重要的基本變換，它能將一個時域信號轉(zhuǎn)換成頻域信號，其實現(xiàn)需要大量的密集的乘加運算。坐標旋轉(zhuǎn)數(shù)字計算機CORDIC(coordinate rotations digital computer)算法的基本思想是通過一系列固定的、與運算基數(shù)相關(guān)的角度的不斷偏擺以逼近所需的旋轉(zhuǎn)角度，可以用于計算三角函數(shù)、雙曲函數(shù)等[6]。

利用Altera公司提供的經(jīng)過嚴格驗證的FFT運算的IP核和CORDIC運算的IP核，通過設(shè)置相關(guān)參數(shù)可以實現(xiàn)FFT運算和求模運算，從而有效縮短開發(fā)時間。目標回波頻譜計算流程示意如圖6所示。

圖6 目標回波頻譜計算流程示意圖

為了提高脈沖多普勒引信信號處理的實時性，采用乒乓操作來提高數(shù)據(jù)的處理速度。乒乓操作通過輸入選擇和輸出選擇單元按節(jié)拍、相互配合的切換，實現(xiàn)數(shù)據(jù)的無間斷流水傳輸[7]。通過在FFT運算和CORDIC求模處理的輸入之前和輸出之后采用乒乓操作，實現(xiàn)數(shù)據(jù)的無縫輸入緩沖、處理和輸出緩沖。

4 結(jié)論

基于SOPC技術(shù)構(gòu)建的脈沖多普勒引信信號處理器在硬件設(shè)計方面能夠最大程度的簡化系統(tǒng)硬件的設(shè)計，在軟件設(shè)計方面能夠完全依據(jù)引信功能需求來定制所需微控制器，實現(xiàn)了FPGA內(nèi)部軟硬件功能分配和協(xié)同設(shè)計，其主要功能都依靠軟件編程來完成，從而提高引信信號處理的功能擴展能力和升級能力，能夠滿足引信不同研制階段及后續(xù)性能升級的需求。

[1]袁正，李元級.現(xiàn)代空空導(dǎo)彈引信技術(shù)[J].航空兵器，2000(2):11－15.

[2]李蘭英.NiosII嵌入式軟核SOPC設(shè)計原理及應(yīng)用[M].北京:北京航空航天大學(xué)出版社，2006.

[3]孫愷，王苗苗，魏洪興，等.嵌入式 CPU軟核綜述[J].計算機工程，2006，32(7):6 －9.

[4]孟芳，于立佳，張文志.基于NIOSII的SOPC系統(tǒng)設(shè)計分析[J].無線電通訊技術(shù)，2012，38(1):73 －76.

[5]張學(xué)森，杜春鵬，孫實澤.NIOSII處理器在雷達信號處理中的應(yīng)用[J].艦船電子工程，2007，27(4):126－128.

[6]張明友.數(shù)字陣列雷達和軟件化雷達[M].北京:電子工業(yè)出版社，2008.

[7]吳繼華，王誠.Altera FPGA/CPLD設(shè)計:高級篇[M].北京:人民郵電出版社，2006.