林廣慶，李 鵬，熊賢風，呂國強，王曉鴻*，邱龍臻*

(1.特種顯示技術教育部重點實驗室，特種顯示技術國家工程實驗室，現(xiàn)代顯示技術省部共建國家重點實驗室培育基地，合肥工業(yè)大學 光電技術研究院，安徽 合肥 230009;2.合肥工業(yè)大學 化工學院，安徽 合肥 230009;3.合肥工業(yè)大學 儀器科學與光電工程學院，安徽 合肥 230009)

1 引 言

有機薄膜晶體管(OTFT)因具有成本低、質(zhì)量輕、可低溫加工、適于制作柔性顯示器件等優(yōu)點，在平板顯示中有非常大的應用前景［1-9］，因此受到科研工作者的重視。自從1987年第一個有機薄膜晶體管誕生以來［10］，無論是對OTFT 絕緣材料、半導體材料、電極材料的研究，還是對器件結(jié)構(gòu)的改良，都取得了長足的發(fā)展。OTFT 的一大優(yōu)勢就是可以制作成柔性器件，而制作柔性器件首先需要選擇可以彎曲的絕緣層，同時盡量提高絕緣層的介電常數(shù)，降低漏電流。本文選用PVP 材料做為絕緣層，采用表面鍍有ITO(氧化銦錫)的PET(聚對苯二甲酸乙二酯)塑料做基底，制作柔性OTFT。

在眾多對半導體材料的研究中，并五苯可以得到較高遷移率，因此本文中的OTFT 仍選取并五苯［11-13］做為半導體材料。在對并五苯的研究中，通過修飾絕緣層表面制備高性能的OTFT 已經(jīng)引起了許多科研工作者的重視。其中最常用的方法是用單分子層進行表面修飾，修飾后改變了并五苯分子結(jié)晶時的結(jié)構(gòu)序列和形態(tài)，使并五苯擁有更好的結(jié)晶性，最終OTFT 獲得更好的電學性能。Bao［14］課題組采用HMDS 進行表面修飾，制作的并五苯的OTFT 器件遷移率達到3.5 cm2·V－1·s－1。在這些相關研究中，表面結(jié)構(gòu)決定了半導體分子的生長密度和結(jié)晶結(jié)構(gòu)。由于在絕緣層與有源層之間的界面上靠近半導體薄膜幾個納米的半導體薄膜結(jié)晶性能和排列方式對整個有機薄膜晶體管的性能有至關重要的影響，因此通過表面修飾可以控制柵絕緣層的表面特性(表面能、粗糙度和表面分子結(jié)構(gòu)等)，從而可以控制第一層半導體分子的生長方式，最終控制有機薄膜晶體管的電學性能。目前，有機薄膜晶體管中大多研究的是頂接觸的器件，但是在實際應用時頂接觸器件中電極的圖案化往往會破壞半導體材料的性能。底接觸器件由于首先制備電極再制備半導體薄膜，從而更適用于大面積工業(yè)化生產(chǎn)。

本文采用聚乙烯基苯酚(PVP)做絕緣層，分別用六甲基二硅胺(HMDS)和聚苯乙烯(PS)與氯硅烷的復合材料對柵絕緣層表面進行修飾，真空蒸鍍并五苯作為半導體層制備了底接觸的OTFT 器件。采用接觸角和原子力顯微鏡研究了薄膜的表面形貌，并表征了OTFT 的遷移率、開關比、輸出特性曲線，偏壓應力等電學性能。還采用HMDS 作為表面修飾層制備了柔性OTFT。

2 實 驗

2.1 實驗試劑與儀器

N 型硅片購于合肥科晶公司;并五苯購于TCI 公司，純度大于98%;六甲基二硅胺(HMDS)、聚乙烯基苯酚(PVP)、甲基化聚(三聚氰胺-co-甲醛)(PMF)、丙二醇單甲醚乙酸酯(PGMEA)、聚苯乙烯(PS，Mw=140 kg·mol－1)、1，6-二(三氯甲硅烷基)己烷(C6)均購于Aldrich chemicals Co.。甲苯(經(jīng)過蒸餾提純)、濃硫酸、雙氧水購于國藥集團化學試劑有限公司。

薄膜厚度采用Ambios XP-100 測試，器件的電學性能采用Keithley 4200 室溫條件下測量，器件的偏壓應力性能采用Lakeshoore TTPX 真空條件下測量。接觸角測試采用Data Physics OCA-15。薄膜的表面形貌采用原子力顯微鏡(Digital Instruments Multimode)觀察。

2.2 實驗過程

硅片清洗:將N 型硅片浸泡在piranha 溶液(體積分數(shù)為70% 濃硫酸和30% 雙氧水)中90℃加熱30 min，超純水洗凈，氮氣吹干。在熱臺上加熱使硅片表面干燥，臭氧等離子機清洗20 min。

PVP 絕緣層的制備:1.085 g PVP 中加入交聯(lián)劑0.744 g PMF，加入9 mL PGMEA 振蕩均勻。3 500 r/min 45 s 旋涂得到PVP 薄膜，180 ℃真空烘箱中干燥90 min。PVP 薄膜的厚度為480 nm。PVP 膜表面沒有經(jīng)過修飾，在下文中稱為PVP。

PVP 表面修飾:PS 和氯硅烷溶于甲苯，分別配制5 mg/mL 的溶液10 mL，1∶1進行混合，振蕩均勻，3 500 r/min 45 s 旋涂在PVP 薄膜上，120℃熱臺上烘干，這種表面修飾在下文中簡稱CPS+PVP，該薄膜厚度為490 nm。HMDS 在同樣的旋涂烘干條件下制備得到480～490 nm 厚的薄膜，這種表面修飾在下文中簡稱HMDS+PVP。

在上述絕緣層表面制備底柵底接觸結(jié)構(gòu)的并五苯薄膜晶體管器件，并五苯半導體薄膜的厚度為60 nm，蒸鍍65 nm 的金作為源、漏電極，溝道長度為135 μm，溝道寬度770 μm。圖1 所示為器件的結(jié)構(gòu)圖以及實驗中使用的材料化學結(jié)構(gòu)圖。

圖1 OTFT 結(jié)構(gòu)圖及材料的化學結(jié)構(gòu)圖Fig.1 Schematic illustration of OTFT and chemical materials

3 結(jié)果與討論

3.1 絕緣層的結(jié)構(gòu)、表面能及表面形貌

圖1 所示為本文中器件的底接觸結(jié)構(gòu)圖及使用的PVP 絕緣層材料，氯硅烷交聯(lián)PS 及HMDS的化學結(jié)構(gòu)圖，PVP 絕緣層的交聯(lián)采用文獻中常用的方法;氯硅烷形成硅氧鍵與PS 聚合物鏈形成物理交聯(lián)［15］。

PVP 表面能為48.16 mJ·cm－2;CPS+PVP表面能為42.96 mJ·cm－2;HMDS +PVP 表面能為33.14 mJ·cm－2，表面能是一個逐漸變低的過程，表面能變化影響并五苯分子的生長排列方式和結(jié)晶結(jié)構(gòu)。而根據(jù)文獻報道［16］，基底的表面能越小，生長的并五苯晶粒越大有利于獲得高性能的晶體管器件。

表面修飾不僅影響薄膜表面的接觸角和表面能，還對薄膜表面的粗糙度造成影響。圖2 為原子力顯微鏡觀察到的不同的表面修飾PVP 薄膜的表面形貌。從圖中可以看出PVP 薄膜表面均方根粗糙度為0.322 nm，CPS +PVP 薄膜表面均方根粗糙度為1.139 nm，HMDS +PVP 薄膜表面均方根粗糙度為0.223 nm。表面粗糙度不同，并五苯的生長方式也發(fā)生了改變。根據(jù)文獻［17］報道，在表面能相同的情況下，只改變表面粗糙度，并五苯分子在粗糙度低的薄膜上形成晶核數(shù)目少，形成的并五苯晶粒大;在粗糙度高的表面上形成晶核數(shù)目多，此時并五苯分子的晶粒小。

表1 不同襯底表面的接觸角、表面能Table 1 Contact Angle，surface energy of the different substrate

在OTFT 器件中，在絕緣層和半導體層的界面處，第一層幾個納米的半導體分子的排列方式是決定器件電學性能的最重要因素。根據(jù)文獻［18］報道，在整齊排列的第一層并五苯分子上更容易生長整齊排列的并五苯分子;而雜亂排列的第一層并五苯分子上更容易生長雜亂排列的并五苯分子。當在PVP 表面旋涂交聯(lián)PS 薄膜和HMDS 后，由于表面能和表面粗糙度的改變，從而改變了第一層并五苯分子的排列和結(jié)晶方式，影響半導體層的生長方式。另外，不同修飾層上的并五苯具有不同的結(jié)晶特性，薄膜在單位面積下的晶粒數(shù)量越少，晶粒尺寸越大，會降低薄膜中的晶界密度，從而也減少了OTFT 器件工作時晶界陷阱對載流子的捕獲，增強了載流子的傳輸能力，增強了OTFT 的電學性能。圖2(d，e，f)分別為PVP、CPS+PVP、HMDS+PVP 并五苯薄膜的原子力圖。由原子力圖可以得出，在PVP 薄膜上沉積的并五苯晶粒尺寸都小于150 nm，而在CPS +PVP 表面上生長的并五苯晶粒尺寸多在200～400 nm，在HMDS +PVP 表面生長的并五苯晶粒尺寸多在400～600 nm。HMDS 修飾的并五苯薄膜晶粒尺寸最大，晶界對電荷載流子捕獲最少，載流子輸運能力高于PVP 薄膜和CPS+PVP 薄膜。

圖2 不同襯底表面及該表面沉積60 nm 并五苯的AFM 照片。(a)PVP;(b)CPS+PVP;(c)HMDS+PVP;(d)PVP 上的并五苯膜;(e)CPS+PVP 上的并五苯膜;(f)HMDS+PVP 上的并五苯膜。Fig.2 AFM images of the different substrate surfaces and the 60 nm pentacene film on them.(a)PVP.(b)CPS+PVP.(c)HMDS+PVP.(d)Pentacene on PVP.(e)Pentacene on CPS+PVP.(f)Pentacene on HMDS+PVP

3.2 器件的電學性能

不同的表面修飾對器件的電容造成了影響。本文采用金屬-絕緣層-金屬(MIM)結(jié)構(gòu)來測量不同修飾絕緣層的電容性質(zhì)。圖3 所示為不同薄膜的電容頻率圖，測量得到PVP 薄膜的電容密度為7.53～8.37 nF/cm2，CPS +PVP 薄膜的電容密度為7.39～8.30 nF/cm2，HMDS+PVP 薄膜的電容密度為7.32～8.16 nF/cm2。經(jīng)過CPS 和HMDS修飾后，PVP 薄膜的電容密度降低很少，說明PVP薄膜是一種優(yōu)異的聚合物絕緣層材料。

圖3 不同襯底電容密度與頻率的關系Fig.3 The change of capacitance density of different substrate with frequency

在柵壓一定的條件下，HMDS +PVP 修飾的器件輸出曲線中，可以看到明顯的線性區(qū)和飽和區(qū)，柵電壓可以實現(xiàn)對源漏電流良好的調(diào)控性能，PVP 薄膜和CPS+PVP 薄膜器件的電流開關比均為103，HMDS+PVP 薄膜器件的電流開關比可以達到105。

計算32～39 個器件的平均遷移率可知，未經(jīng)過修飾的PVP 薄膜器件的平均遷移率只有1.56 ×10－3cm2·V－1·s－1，CPS +PVP 薄膜器件的平均遷移率為9.19 ×10－2cm2·V－1·s－1，HMDS+PVP 薄膜器件的平均遷移率為0.128 cm2·V－1·s－1。PVP 薄膜經(jīng)過CPS 和HMDS 修飾后，與未修飾的器件相比遷移率分別提高了58倍和82 倍。閾值電壓VT的平均值在經(jīng)過不同的表面修飾時也發(fā)生了明顯變化，PVP 薄膜和CPS+PVP薄膜器件的VT的平均值分別為3.59 V和－2.51 V，經(jīng)HMDS 修飾的VT的平均值為0.41 V。亞閾值擺幅(SS)在不同表面修飾上也發(fā)生了明顯變化，PVP 薄膜和CPS +PVP 薄膜器件的SS 的平均值分別為－12.81 V/dec 和－8.63 V/dec，經(jīng)HMDS 修飾的SS 的平均值僅為－5.72 V/dec。亞閾值擺幅控制著器件從關態(tài)到開態(tài)的電壓擺幅，目前無機硅器件的亞閾值擺幅在0.06 V/dec，通過HMDS 修飾的絕緣層SS 相比較未修飾PVP 和CPS +PVP 有了明顯降低。結(jié)合器件的遷移率性能和開關比說明HMDS 是一種更優(yōu)異的表面修飾材料。

進行不同的表面修飾改變了柵絕緣層的界面，致使并五苯的成膜結(jié)構(gòu)發(fā)生了改變，施加電壓時陷阱載荷數(shù)目不同，導致器件性能變化不同。為了研究不同表面修飾器件的穩(wěn)定性，本文對各種不同絕緣層的器件做了偏壓應力測試，因為水分對偏壓的影響是非常大的［20］，因此本文偏壓應力測試條件是在真空條件下，持續(xù)加電壓(VGS=－60 V，VDS=－5 V)，分別在持續(xù)一段時間后測試轉(zhuǎn)移曲線，共持續(xù)2 730 s。圖5 所示為器件在施加偏壓后轉(zhuǎn)移曲線的變化，器件在施加偏壓后，轉(zhuǎn)移曲線均發(fā)生位移，器件的遷移率等性能都有較大降低。圖6 為不同表面修飾的OTFT 器件加上偏壓后器件的漏電流IDS和VT隨時間的變化曲線。由該圖可以看出，1 min 后PVP、CPS +PVP、HMDS+PVP 薄膜的漏電流分別下降35%、39%和52%;10 min 后薄膜的漏電流則分別下降了44%、87%和79%;45 min 后PVP 薄膜的漏電流基本維持不變，但CPS +PVP 和HMDS +PVP 器件IDS分別下降了91%和89%。小分子HMDS 的IDS相比于PVP 和CPS 下降更快，可能是由于PVP和CPS 絕緣層經(jīng)過交聯(lián)后聚合物鏈末端減少，從而降低了俘獲載流子的陷阱濃度。不同的表面修飾的器件的漏電流IDS和閾值電壓VT隨時間變化下降均比較明顯，PVP 薄膜經(jīng)過CPS 和HMDS 修飾后，雖然器件的遷移率得到提高，但器件的漏電流在施加偏壓應力后下降較純PVP 薄膜更為明顯。器件的閾值電壓隨偏壓應力逐漸向負值變化，經(jīng)過修飾后的PVP 薄膜變化也比純PVP 薄膜變化更明顯。偏壓實驗結(jié)果說明3 種不同表面修飾絕緣層器件在施加電壓時，絕緣層半導體層界面上俘獲載流子的缺陷濃度都比較高，導致器件連續(xù)工作時性能出現(xiàn)了比較大的下降。由此可得，經(jīng)過HMDS 修飾的器件電學性能雖然有明顯提升，但是偏壓應力性能變差。因此，如何在提高器件遷移率的基礎上，同時有良好的偏壓應力性能是我們下一步要研究的重點內(nèi)容。

圖4 不同界面修飾的OTFT 器件的轉(zhuǎn)移特性曲線(a，b，c)和輸出曲線(d，e，f)。(a，d)PVP 薄膜;(b，e)CPS+PVP 薄膜;(c，f)HMDS+PVP 薄膜。轉(zhuǎn)移曲線中VDS=－60 V，溝道寬度W=770 μm，長度L=135 μm，W/L=5.7。Fig.4 Electrical properties of pentacene OTFT on PVP (a，d)，CPS+PVP (b，e)and HMDS+PVP(c，f).(a，b，c)Transfer characteristics.(d，e，f)Output characteristics.W=770 μm，L=135 μm，W/L=5.7.

表2 不同襯底表面OTFTs 的電學性能Table 2 Electrical characteristics of the OTFTs on different substrate

圖5 不同襯底表面的偏壓應力曲線。(a)PVP;(b)CPS+PVP;(c)HMDS+PVP。Fig.5 Bias-stress curve of the OTFT device on different substrate surfaces.(a)PVP.(b)CPS+PVP.(c)HMDS+PVP.

圖6 (a)偏壓應力下不同表面修飾OTFT 器件IDS(t)/IDS(0)與時間的關系;(b)偏壓應力下不同表面修飾OTFT 器件VT與時間的關系。Fig.6 (a)－IDS(t)/－IDS(0)change of the different substrate surfaces.(b)VTH change of the different substrate surfaces.

因PVP 材料做絕緣層具有透明、可彎曲等優(yōu)勢，因此本實驗以PET 材料做基底，PVP 薄膜做絕緣層，制作透明柔性的OTFT 器件。從上述實驗分析中可知HMDS +PVP 的OTFT 器件的遷移率最高，因此在制作透明柔性OTFT 時采用HMDS +PVP 作為絕緣層。圖7(a)為柔性實物圖，圖7(b)為轉(zhuǎn)移特性曲線，圖7(c)為輸出特性曲線，可以發(fā)現(xiàn)用該方法制備的OTFT 器件開關比超過104，最高遷移率0.338 cm2·V－1·s－1，在輸出特性曲線中看到明顯的線性區(qū)和飽和區(qū)，柵電壓對源漏電流的調(diào)控性能優(yōu)異。由此可見，修飾PVP 絕緣層在制備柔性OTFT 器件中有很大的潛在應用。

圖7 柔性OTFT 器件電學性能。(a)柔性器件實物圖;(b)轉(zhuǎn)移特性曲線;(c)輸出特性曲線。溝道寬度W=770 μm，長度L=135 μm。Fig.7 Electrical performance of flexible OTFT device.(a)Digital photographic image of the flexible OTFTs.(b)Transfer characteristics.(c)Output characteristics.W=770 μm，L=135 μm.

4 結(jié) 論

分別采用交聯(lián)聚苯乙烯(CPS)、六甲基二硅胺(HMDS)修飾聚乙烯基苯酚(PVP)絕緣層，研究了不同絕緣層的表面性質(zhì)以及制備的并五苯OTFT 器件的電學性能。通過實驗結(jié)果可以得出，經(jīng)過HMDS 修飾后可以得到一種表面能、粗糙度相對較低的修飾層，并五苯分子容易形成較大晶粒，減少了器件工作時的陷阱濃度，從而提高了器件的遷移率。雖然經(jīng)表面修飾的器件電學性能有明顯提升，但是偏壓應力性能下降很多。采用該方法在PET 基底上制備出了性能優(yōu)異的OTFT 器件，為有機薄膜晶體管在柔性方面的應用提供了可供選擇的絕緣層和修飾層，也為制備柔性顯示器件提供了良好的研究基礎。

［1］Crone B，Dodabalapur A，Lin Y Y，et al.Large-scale complementary integrated circuits based on organic transistors［J］.Nature，2000，403(6769):521-523.

［2］Zhang H，Zhang L，Li J，et al.Improvement of ZnO-TFT performance by annealing ZnO Film［J］.Chin.J.Lumin.(發(fā)光學報)，2011，32(12):1281-1285 (in Chinese).

［3］Sekitani T，Noguchi Y，Hata K，et al.A rubberlike stretchable active matrix using elastic conductors ［J］.Science，2008，321(5895):1468-1472.

［4］DeLongchamp D M，Kline R J，Lin E K，et al.High carrier mobility polythiophene thin films:Structure determination by experiment and theory［J］.Adv.Mater.，2007，19(6):833-837.

［5］Yan H，Chen Z H，Zheng Y，et al.A high-mobility electron-transporting polymer for printed transistors［J］.Nature，2009，457(7230):679-686.

［6］Cho J H，Lee J，Xia Y，et al.Printable ion-gel gate dielectrics for low-voltage polymer thin-film transistors on plastic［J］.Nat.Mater.，2008，7(11):900-906.

［7］Tsao H N，Cho D M，Park I，et al.Ultrahigh mobility in polymer field-effect transistors by design［J］.J.Am.Chem.Soc.，2011，133(8):2605-2612.

［8］Sun X N，Di C A，Liu Y Q.Engineering of the dielectric-semiconductor interface in organic field-effect transistors［J］.J.Mater.Chem.，2010，20:2599-2611.

［9］Jiao Y，Zhang X A，Zhai J X，et al.Effect of channel layer thickness on the device characteristics of room temperaturefabricated In2O3thin-film transistors［J］.Chin.J.Lumin.(發(fā)光學報)，2013，34(3):324-328 (in English).

［10］Lin Y Y，Gundlach D J，Nelson S F，et al.Stacked pentacene layer organic thin-film transistors with improved characteristics［J］.IEEE.Elect.Device Lett.，1997，18(12):606-608

［11］Klauk H，Halik M，Zschieschang U，et al.High-mobility polymer gate dielectric pentacene thin film transistors［J］.J.Appl.Phys.，2002，92(9):5259-5263.

［12］Kato Y，Iba S，Teramoto R，et al.High mobility of pentacene field-effect transistors with polyimide gate dielectric layers［J］.Appl.Phys.Lett.，2004，84(19):3789-3791.

［13］Yoneya N，Noda M，Hirai N，et al.Reduction of contact resistance in pentacene thin-film transistors by direct carrier injection into a-few-molecular-layer channel［J］.Appl.Phys.Lett.，2004，85(20):4663-4665.

［14］Yang H C，Shin T J，Ling M M，et al.Conducting AFM and 2D GIXD studies on pentacene thin films［J］.J.Am.Chem.Soc.，2005，127(33):11542-11543.

［15］Yoon M H，Yan H，F(xiàn)acchetti A，et al.Low-voltage organic field-effect transistors and inverters enabled by ultrathin crosslinked polymers as gate dielectrics［J］.J.Am.Chem.Soc.，2005，127(29):10388-10395.

［16］Yang S Y，Shin K，Park C E.The effect of gate-dielectric surface energy on pentacene morphology and organic field-effect transistor characteristics［J］.Adv.Funct.Mater.，2005，15(11):1806-1814.

［17］Min H G，Seo E，Lee J，et al.Behavior of pentacene molecules deposited onto roughness-controlled polymer dielectrics films and its effect on FET performance［J］.Synth.Met.，2013，163:7-12.

［18］Walter S R，Youn J，Emery J D，et al.In-situ probe of gate dielectric-semiconductor interfacial order in organic transistors:Origin and control of large performance sensitivities［J］.J.Am.Chem.Soc.，2012，134(28):11726-11733.

［19］Choi D，Ahn B，Kim S H，et al.High-performance triisopropylsilethynyl pentacene transistors via spin coating with a crystallization-assisting layer［J］.ACS Appl.Mater.Interf.，2012，4(1):117-122.

［20］Choi H H，Lee W H，Cho K.Bias-stress-induced charge trapping at polymer chain ends of polymer gate-dielectrics in organic transistors［J］.Adv.Funct.Mater.，2012，22(22):4833-4839.