萬志荔，賴史勝，章珍珍，馬連川

（1.贛南醫(yī)學(xué)院第一附屬醫(yī)院 江西 贛州 341000；2.北京交通大學(xué) 電子信息工程學(xué)院，北京 100044）

生物醫(yī)學(xué)信號(hào)屬于強(qiáng)噪聲背景下的低頻微弱信號(hào)，它是由復(fù)雜的生命體發(fā)出的不穩(wěn)定的自然信號(hào)。

若是要處理和分析非常微弱的生物醫(yī)學(xué)信號(hào)，需要先對(duì)該信號(hào)放大、采樣，進(jìn)而進(jìn)行相應(yīng)的數(shù)字處理。而放大器、AD（Analog-Digital）轉(zhuǎn)換電路都需要精準(zhǔn)的基準(zhǔn)電壓源。

同樣在模擬電路中，電壓源是至關(guān)重要的單元。而帶隙基準(zhǔn)電壓源因?yàn)槠洫?dú)特的優(yōu)點(diǎn)，如結(jié)構(gòu)簡(jiǎn)單、低壓、低功耗、低噪聲、高PSR、適用于 CMOS工藝等，得到了廣泛的應(yīng)用。因此，獲得高精度、低功耗、低噪聲、低成本的帶隙基準(zhǔn)源以滿足微弱醫(yī)學(xué)信號(hào)放大的目的，將是模擬電路設(shè)計(jì)者不斷努力的方向。

基于該目的，本文設(shè)計(jì)實(shí)現(xiàn)了一種適用于微弱醫(yī)學(xué)信號(hào)放大電路的帶隙基準(zhǔn)電壓源：采用一種新型的高階溫度補(bǔ)償方式，獲得極低溫度系數(shù)（TC）；同時(shí)提出一種預(yù)穩(wěn)壓技術(shù)，提高了帶隙基準(zhǔn)電壓源的電源抑制比（PSR）。

1 帶隙基準(zhǔn)電壓源的工作原理

帶隙基準(zhǔn)電壓源可以簡(jiǎn)化為如圖1所示的基本框圖。在圖1中，寄生pnp雙極性晶體管的基極-射極兩端電壓VBE是負(fù)溫度系數(shù)電壓，為了補(bǔ)償Vbe使輸出電壓VREF為零溫度系數(shù)，就必須加入正溫度系數(shù)（PTAT）電壓。而熱電壓VT=kT/q（k為波爾茲曼常數(shù)，T為絕對(duì)溫度，q為電子電荷量）就是這樣一種PTAT電壓。且在CMOS工藝中kT/q可以由工作在不同集電極電流密度的寄生pnp管產(chǎn)生。這樣，通過調(diào)節(jié)VT的放大系數(shù)Kp，可以使VREF=Vbe+Kp×VT獲得零溫度系數(shù)。

首先，考慮負(fù)溫度系數(shù)電壓VBE。

1980年Tsividis在文獻(xiàn)[1]中對(duì)VBE的溫度模型進(jìn)行了詳細(xì)推導(dǎo)，得到了如式（1）的VBE關(guān)于溫度T的精確模型。

其中，VG0為絕對(duì)零度下基極-射極電壓，VBE0為參考溫度T0下的基極-射極電壓，γ為遷移率的溫度因子，且有γ≈4，α為集電極電流的溫度因子。由（1）式可知，VBE隨溫度變化呈非線性關(guān)系。且因?yàn)閂G0＞VBE0，其一階斜率為負(fù)數(shù)，這使得VBE為負(fù)溫度系數(shù)電壓。

圖1 帶隙基準(zhǔn)電路的基本原理Fig.1 Basic structure of bandgap reference

圖2 正溫度系數(shù)電壓產(chǎn)生電路Fig.2 Generation of PTAT voltage

接著，考慮PTAT電壓。

根據(jù)式（1），對(duì)于2個(gè)工作在不相等的電流密度下（電流密度之比為N）且面積比為M的雙極晶體管，如圖2，如果它們的工藝參數(shù)都一樣，那么可以得到它們的基極－發(fā)射極電壓的差值ΔVBE的表達(dá)式為：

在式（2）中，ΔVBE隨絕對(duì)溫度T線性變化，且斜率為正。因此，ΔVBE可以作為PTAT電壓。

通常，一階溫度補(bǔ)償方式就是簡(jiǎn)單地疊加VBE、ΔVBE，使它們的正負(fù)一階溫度斜率相抵消。但是經(jīng)過一階補(bǔ)償后的帶隙基準(zhǔn)電壓最好也只能獲得20 ppm/℃的溫度系數(shù)。

造成這種現(xiàn)象的原因是式（1）中VBE存在非線性溫度項(xiàng)TlnT，它限制了VREF的溫度系數(shù)。而怎樣補(bǔ)償該非線性溫度項(xiàng)也就成為設(shè)計(jì)帶隙基準(zhǔn)電路的關(guān)鍵。

為了補(bǔ)償非線性溫度項(xiàng)TlnT，許多論文提出了帶隙基準(zhǔn)電壓源的高階溫度補(bǔ)償技術(shù)：1）利用2個(gè)偏置在具有不同溫度系數(shù)的集電極電流的雙極型晶體管的ΔVBE具有溫度高階項(xiàng)的高階補(bǔ)償技術(shù)[2]。2）利用ΔVGS的溫度高階項(xiàng)的高階補(bǔ)償技術(shù)[3]。3）利用與溫度成非線性關(guān)系的電阻的高階補(bǔ)償技術(shù)[4]。4）利用雙極型晶體管的電流增益因子β與溫度成指數(shù)關(guān)系的特性的指數(shù)補(bǔ)償技術(shù)[5]。5）利用具有溫度系數(shù)的電阻的串并聯(lián)得到溫度高階項(xiàng)的高階補(bǔ)償技術(shù)[6]。

2 新型高階溫度補(bǔ)償方式

與傳統(tǒng)補(bǔ)償方式不同，本文在文獻(xiàn)[7]的基礎(chǔ)做出改進(jìn)，并提出了一種新型的高階溫度補(bǔ)償方式，如圖3所示。其基本原理有兩點(diǎn)：將PTAT電流和TlnT項(xiàng)電流流經(jīng)電阻以產(chǎn)生一階溫度電壓和TlnT電壓，補(bǔ)償?shù)蜏胤秶鷥?nèi)VBE；利用pn結(jié)反向電流隨溫度升高而增大特性補(bǔ)償高溫范圍內(nèi)的溫度系數(shù)。

圖3 本文提出的帶隙基準(zhǔn)電壓源核電路Fig.3 Core circuit of proposed bandgap reference

2.1 低溫范圍內(nèi)溫度補(bǔ)償方式

在圖3中，各支路電流都為IP。首先根據(jù)式（1），得到Q1、Q2、Q3、Q4的基極－射極電壓為：

式中 x 對(duì)應(yīng) 1、2、3、4，且有 α1=α2=α4。

由于運(yùn)算放大器OP1工作在深度負(fù)反饋狀態(tài)，鉗制A點(diǎn)電壓等于B點(diǎn)電壓，使得流經(jīng)電阻R2的電流為：

將式（3）代入式（4）得：

式中，k1為Q3與Q1面積之比，k2為 Q4與Q2面積之比。

再將 IP流入R1后和VBE疊加構(gòu)成VREF：

將上述表達(dá)式簡(jiǎn)化為：

其中：

為了使VREF與溫度無關(guān)，A，B必須都為0。在式（8）中，在工藝、k1k2都確定的情況下，由A=0可得到R1與R2的比值為：

在實(shí)際設(shè)計(jì)中，可以調(diào)節(jié)R1/R2的大小，來滿足式（10）。

同理，在式（9）中，由于 R1/R2已經(jīng)由式（10）確定，根據(jù)B=0可以確定α3的值：

由于α為集電極電流的溫度因子，即有：

其中IP0為T0溫度下集電極電流。

而式（5）顯示在低溫情況下，近似有 Ip∝T，即 α1≈1。 而γ≈4，則滿足（γ－α1）R2/R1＞0，因此有 α3＜α1。 這就意味著流入Q3的電流I3并不只是IP，還必須加入負(fù)溫度系數(shù)的電流IC。

為了得到電流IC，在圖3中，運(yùn)算放大器OP2鉗制C、D點(diǎn)電壓相同，使得流經(jīng)R3的電流為：

由于VBE_Q1為CTAT（互補(bǔ)溫度系數(shù)）電壓，其溫度系數(shù)為負(fù)，IC也為CTAT電流。該電流經(jīng)過電流鏡偏至Q3射極中，即I3=IC+IP，這樣就可以得到溫度系數(shù)小于α1的電流。同時(shí)由于α3與α1呈一一對(duì)應(yīng)關(guān)系，IC也與IP一一對(duì)應(yīng)。

在實(shí)際設(shè)計(jì)中，在R2已經(jīng)確定的情況下，為了滿足式（11），可以改變流入Q3射極的負(fù)溫度系數(shù)電流IC大小，也即調(diào)節(jié)R3/R2的大小，來獲得合適的α3。

綜上所述，通過調(diào)節(jié)R1/R2，R3/R2的值，就可以在低溫范圍內(nèi)獲得零溫度系數(shù)的基準(zhǔn)電壓。

2.2 高溫范圍內(nèi)溫度補(bǔ)償方式

由于IP并是溫度的高階多次函數(shù)，這使得α1隨著溫度改變而改變。這也就意味著式（11）只是在一定溫度范圍內(nèi)近似成立。因此，上述溫度補(bǔ)償方式并不完美。

為了更好的理解這個(gè)問題，我們?cè)倩氐绞剑?）：由于α1＞α3，kT/q×ln（T/T0）的系數(shù)為正，這使得溫度越高，T 的更高次項(xiàng)所占的比重越大，IP的溫度因子α1也越大。同時(shí)，VBE_Q1的溫度系數(shù)隨溫度升高而減小，這使得α3的增量小于α1的增量，即 α1－α3也隨溫度升高而增大。 在 R1、R2、R3都不變的情況下，由式（9）可知，隨著溫度升高，B隨之增大，最終使VREF也跟著增大。

因此，可以得出結(jié)論：上述溫度補(bǔ)償方式不適合高溫范圍的溫度系數(shù)補(bǔ)償。

為了進(jìn)一步對(duì)VREF進(jìn)行高階溫度補(bǔ)償，本文利用pn結(jié)反向電流隨溫度增大而增大的特性，在輸出端連接一個(gè)由nmos構(gòu)成的反向pn結(jié)。如圖3所示，晶體管的柵源漏極都連接在輸出端上，襯底接地。隨著溫度升高，pn結(jié)反向電流增大，晶體管從IP中的分流也越大，使得電阻R1兩端的壓降減小，最終補(bǔ)償了VREF使其不隨溫度變化。

需要指出的是，由nmos管構(gòu)成的反向pn結(jié)只在高溫范圍內(nèi)（T＞100℃）才有顯著的電流，它在低溫范圍內(nèi)對(duì)VREF沒有影響，不會(huì)干擾低溫溫度補(bǔ)償，其反向漏電特性如圖4所示。

3 預(yù)穩(wěn)壓技術(shù)提升PSR

帶隙基準(zhǔn)電壓源的另一個(gè)重要指標(biāo)就是電源抑制（PSR）特性，它反映了輸出電壓隨電源電壓變化的程度，PSR越高，輸出基準(zhǔn)電壓受電源電壓波動(dòng)的影響越小，反之，則越大。

圖4 NMOS 管反向漏電（W=5u，L=5u）Fig.4 Reverse leakage current of NMOS（W=5u，L=5u）

為了提高電路的PSR，本文首先在核電路的基礎(chǔ)上采用了cascode共源共柵結(jié)構(gòu)，使電路的低頻PSR提高到了－80 dB左右。 同時(shí)，還引入了預(yù)穩(wěn)壓器（Pre－Regulator）[8]，通過預(yù)穩(wěn)壓技術(shù)使低頻PSR從－80 dB提高到了－127 dB。

如圖5，預(yù)穩(wěn)壓器的原理是通過負(fù)反饋，產(chǎn)生一個(gè)與電源電壓無關(guān)的電壓VREG，給帶隙核電路供電。具體過程是：當(dāng)VREG有一個(gè)小信號(hào)變化vreg時(shí)，由于M1柵極電壓VA連接的是運(yùn)放OP1的輸入端，運(yùn)放的負(fù)反饋?zhàn)饔檬顾碾妷夯静蛔?，在理想情況下保持在VA=VBE_Q1+VBE_Q2，這樣M1的漏極電流增大 gm1vreg，M5的柵極電壓也增大 gm1vregr3（r3為 M1、M2、M3、M4構(gòu)成共源共柵結(jié)構(gòu)在M3漏端的輸出電阻），最終通過M5的共源極負(fù)反饋?zhàn)饔檬筕REG減小gm1vregr3gm5rreg（rreg為在VREG端看到的總電阻）。因此，Pre－Regulator可以看成一個(gè)具有高環(huán)路增益的負(fù)反饋環(huán)，其環(huán)路增益為：

其中β為運(yùn)算放大器OP1的非線性因子，它與放大器的增益、帶寬、電源抑制比等特性有關(guān)，對(duì)于理想運(yùn)算放大器，β=1。

圖5 Pre－Regulator原理圖Fig.5 Pre－Regulator schematic

我們定義VREG到VDD的電源抑制為：

由式（14）可知，VREG到VDD的電源抑制為：

上式中假設(shè)β=1。

為了計(jì)算整個(gè)電路的低頻PSR，我們將帶隙核電路和預(yù)穩(wěn)壓電路結(jié)合得到整個(gè)帶隙電路，如圖6。首先計(jì)算VREF到VREG的電源抑制PSRcore：假設(shè)VREG有一個(gè)小信號(hào)增量vreg，然后計(jì)算輸出端的小信號(hào)增量vref。畫出輸出端VREF的小信號(hào)模型如圖7。

圖6 本文提出的帶隙基準(zhǔn)電路Fig.6 Proposed bandgap reference circuit

圖7 輸出端小信號(hào)模型Fig.7 Small signal model of output port

在圖7中，vg為OP1輸出端電壓，且有vg=iA1（R2+Re4-Re2）。由上述小信號(hào)模型可解得PSRcore為：

其中，Re1、Re2、Re4分別為 Q1、Q2、Q4射極到地的電阻。

而整個(gè)電路的PSR可以看做是VREG到VDD的電源抑制與VREF到VREG的電源抑制之和，即：

4 Spectre仿真結(jié)果

本電路基于 tsmc0.35 μm CMOS工藝設(shè)計(jì)實(shí)現(xiàn)，在Cadence環(huán)境下采用spectre對(duì)所設(shè)計(jì)電路進(jìn)行仿真驗(yàn)證。圖8-圖11描繪的是各個(gè)corner下，VREF隨直流電源電壓、溫度、工藝變化以及PSR的仿真曲線。從圖中可以看出，該帶隙基準(zhǔn)電路工作電壓可以低至2 V；電路的PSR在10 Hz時(shí)最好可達(dá)-127.5 dB（tt），最差也能達(dá)到-110 dB（ss），而 100 kHz時(shí)，PSR仍可以達(dá)到-63 dB；不同工藝、溫度下，輸出電壓VREF最大變化量小于110 μV，而同一溫度，不同corner下VREF的差值最大也僅為61.5 μV；溫度在-40~125℃范圍內(nèi)變化時(shí)， 輸出電壓 VREF的溫度系數(shù)在 0.445 ppm/℃（sf）~0.604 ppm/℃（ss）之間。詳細(xì)仿真參數(shù)如表1所示。

表1 本文提出的帶隙基準(zhǔn)電路仿真結(jié)果Tab.1 Simulation results of theproposed bangap referencecircuit

圖9 不同corner下，PSR隨頻率變化曲線Fig.9 PSR at different corners

圖10 不同corner下，VREF隨溫度變化曲線Fig.10 VREF vs Temperature at different corners

5 結(jié) 論

本文設(shè)計(jì)實(shí)現(xiàn)了一種適用于微弱醫(yī)學(xué)心電信號(hào)放大電路的帶隙基準(zhǔn)電壓源。為了獲得良好的溫度特性，在低溫范圍內(nèi)，利用兩個(gè)工作在不同電流密度下的pnp管之間ΔVBE含有TlnT項(xiàng)，來補(bǔ)償VBE的溫度高階項(xiàng)。而在高溫范圍內(nèi)，由于低溫范圍溫度補(bǔ)償方式存在一定的誤差，本文提出了一種新型的高溫溫度補(bǔ)償方式來修正該誤差，即利用pn結(jié)反向電流隨溫度升高而變大的特性，在高溫范圍內(nèi)吸取輸出端的電流，從而減小輸出電壓。仿真結(jié)果證明，這兩種補(bǔ)償方式的結(jié)合能夠很好的對(duì)溫度系數(shù)進(jìn)行補(bǔ)償，在-40~125℃范圍內(nèi)，獲得了0.445~0.604 ppm/℃的溫度系數(shù)。同時(shí)本文采用了預(yù)穩(wěn)壓器來提高電路的PSR，使得PSR在10 Hz時(shí)為-127.5 dB，在100 kHz時(shí)達(dá)到-63 dB。在3.6 V電源電壓時(shí)，帶隙電路消耗的功耗在36 μW左右。本文設(shè)計(jì)的帶隙基準(zhǔn)電路還有對(duì)工藝免疫的特點(diǎn)，工藝差別最大使輸出電壓產(chǎn)生61.5 μV的變化。

圖11 不同corner下，VREF隨溫度變化的溫度系數(shù)Fig.11 TC vs Temp at different corners

[1]Tsividis Y P.Accurate analysis of tempera-ture effects in ICVBE characteristics with application to bandgap reference sources[J].IEEE J.Solid-State Circuits，1980（SC-15）:1076-1084.

[2]Meijer G，Schmale P C，Zalinge K V.A new curvaturecorrected bandgap reference[J].IEEE J.Solid-State Circuits，1982（SC-17）:1139-1143.

[3]Shu Yuan Chin，Chung Yu Wu.A new type of curvaturecompensated CMOS bandgap voltage references[C]//Proceedings of Technical Papers of International Symposium OnVLSITechnology， System， andApplications，1991:395-402.

[4]Salminen O，Halonan K.The higher order temperature compensation of bandgap voltage references[J]. IEEE International Symposium on Circuits and Systems，1992（3）:1388-1391.

[5]J P C Cajueiro，C A dos Reis Fjlho.CMOS bandgap with base-current thermal compensation[C]//Integrated Circuits and Systems Design，2002:345-349.

[6]Leung K N，Mok P K T，Leung C Y.A 2-V 23-uA 5.3-ppm/℃curvature-compensated CMOS bandgap voltage reference[J].IEEE J.Solid-State Circuits，2003，38（3）:561-564.

[7]Stefan Marinca，Tom O'Dwyer.Curvature Correction Method for a Bandgap Voltage Reference[C]//Signals and Systems Conference， 208.（ISSC 2008）.IET Irish，2008:134-137.

[8]Yumu Hu.A 900 mV 25 μW high PSRR CMOS voltage reference dedicated to implantable micro-devices[J].IEEE J.2003:373-376.