康建穎，陳 嵐，王海永

(中國科學院微電子研究所，北京 100029)

1 引言

在無線通信系統(tǒng)中，低噪聲放大器是收發(fā)機中最重要的單元電路之一。因為一方面接收機的靈敏度主要由低噪聲放大器的噪聲系數(shù)和功率增益決定，低噪聲放大器的噪聲系數(shù)顯著影響著接收機的整體噪聲性能，此外，低噪聲放大器的功率增益能明顯抑制來自后級的噪聲。另一方面，低噪聲放大器的線性度對整個系統(tǒng)的線性度起著重要的作用。

在低噪聲放大器設計中，往往很難做到功率和噪聲同時匹配，這樣就會降低接收機的靈敏度，使得接收機的性能變差。設計中往往折衷考慮噪聲和增益，為了得到更低的噪聲而犧牲電路的增益，或者為了獲得高增益而犧牲電路的噪聲系數(shù)。

設計采用傳統(tǒng)的單級cascade 低噪聲放大器結(jié)構(gòu)，利用新的優(yōu)化方法，做到了噪聲系數(shù)和增益同時匹配，并且得到了良好的隔離度和線性度，噪聲系數(shù)小于0.2dB，增益20dB。

2 原理及電路分析

2.1 二端口網(wǎng)絡的噪聲系數(shù)

典型二端口網(wǎng)絡的等效輸入噪聲如圖1 所示，由等效輸入噪聲電壓和等效輸入噪聲電流共同組成。是源等效噪聲電流。

圖1 二端口網(wǎng)絡的等效輸入噪聲模型

基于圖1的噪聲模型，設源導納為:

并且有如下表達示成立:

進一步可定義相關(guān)導納Yc為:

［1］可知，兩端口的噪聲系數(shù)可表示為:

其中，最小噪聲系數(shù)Fmin和最優(yōu)源導納Yout可分別表示為:

由(1)－(8)式可知，存在最優(yōu)源導納，當YS=Yopt=Gopt+jBopt時，可以獲得最小噪聲系數(shù):

同時，從(7)式可知，即使實現(xiàn)了最優(yōu)的源阻抗，放大器最終可獲得的最小噪聲系數(shù)還取決于電路本身的噪聲電壓、噪聲電流以及兩者的相關(guān)性。所以，即使同樣的電路結(jié)構(gòu)，優(yōu)化電路結(jié)構(gòu)中噪聲電壓和噪聲電流之間的相關(guān)性也可以優(yōu)化最小可獲得的噪聲系數(shù)。

2.2 低噪聲放大器原理

圖2 所示結(jié)構(gòu)是低噪聲放大器輸入端電路結(jié)構(gòu)，利用源簡并電感來得到具有正實部的輸入阻抗，并可在功耗限制的情況下得到較優(yōu)的噪聲性能［2］。

圖2 源簡并低噪聲放大器

如圖2 所示，ZE是源簡并阻抗(通常為電感Lg)，它在晶體管的柵極等效為一個實部阻抗，提供輸入阻抗的實部，并且與Lg、Cgs(柵源電容:包括寄生電容和外接電容)諧振，使得輸入阻抗的虛部為0，從而實現(xiàn)阻抗匹配。輸入阻抗可表示為:

這里，gm表示輸入管M1的跨導值，通過合理設計，優(yōu)化電路結(jié)構(gòu)的噪聲電壓，噪聲電流以及兩者的相關(guān)性，當Ys=Gopt+jBopt時，可以在功耗限制的情況下取得比較好的噪聲性能。

然而，噪聲匹配和增益匹配往往不能同時達到，表現(xiàn)在史密斯圓圖上就是噪聲系數(shù)圓和增益圓不能重合，所以需要新的電路結(jié)構(gòu)或者新的電路設計方法來實現(xiàn)噪聲和增益同時匹配，在得到最大增益的同時實現(xiàn)噪聲系數(shù)最小。

3 低噪聲放大器設計

設計的900MHz 低噪聲放大器主要是滿足移動設備的需求。于是，在低功耗前提下，不僅需要小的噪聲系數(shù)和大的功率增益來滿足靈敏度的需求，而且需要高線性度以滿足信號大的動態(tài)范圍。

根據(jù)實際系統(tǒng)要求，本設計中要求的LNA 指標如下:

阻抗匹配度:輸入，輸出均小于－10dB;

增益:大于15dB;

功耗:總電流小于3.5mA;

噪聲系數(shù):小于0.8dB;

P1dB:大于－15dBm。

根據(jù)上述指標，本文采用共源共柵級聯(lián)結(jié)構(gòu)的低噪聲放大器，這是因為:

1)共柵晶體管可以減小電路輸出端電壓變化對輸入端的影響，提高電路的隔離度。

2)共源共柵結(jié)構(gòu)可以提高電路的輸出阻抗，增大電路的增益。

3)共源共柵結(jié)構(gòu)電路可以抑制共源晶體管的米勒效應，提高電路的工作頻率。

設計提出的電路結(jié)構(gòu)圖如圖3 所示。

圖3 優(yōu)化的低噪聲放大器電路圖

其中:Ldesign是源級負反饋電感，有輸入阻抗匹配和噪聲匹配的雙重作用;Czero是濾波電容;M1和M2是共源共柵晶體管，起放大作用;Lbais是高頻扼流圈，是偏置電路的一部分;Lp，out是輸出電感負載;Cs1，out和Cs2，out是輸出匹配電容;Rp，out是輸出電阻，能夠穩(wěn)定電路輸出，防止振蕩發(fā)生，同時能夠增加電路的帶寬;Cs1，in、Cs2，in和Ls，in是輸入匹配網(wǎng)絡，采用片外貼片元件實現(xiàn)。

根據(jù)Haus's的理論［3］，當電路的源反射系數(shù)ΓS與S11的共軛相等，即下式成立時，最小噪聲系數(shù)與最大增益能同時達到［4］。

要使上式成立，可以采取以下方法對電路的設計進行優(yōu)化處理:

a.在電流允許的范圍內(nèi)改變電路的偏置電流Id，隨著電流的改變，S參數(shù)以及ΓS，opt的值會隨著改變，當電流為某個合適值時，條件式(12)就會成立，但是此時的電流可能超過電路允許的最大電流;

b.改變器件M1和M2的尺寸，S參數(shù)以及ΓS，opt的值也會隨著改變，當器件尺寸為某個合適值時，條件式(12)可以成立;

c.添加負反饋部分即負反饋電感Ldesign，這也是最有效的方法，通過改變電感值的大小，可以使電路滿足條件式(12)的條件。但是需要注意的是:Ldesign的值不宜過大，否則會影響電路的穩(wěn)定性。

為了達到最小噪聲系數(shù)和最大功率增益同時匹配，設計具體的流程如圖4 所示。

(1)按照圖3 所示電路圖搭建仿真電路，在未優(yōu)化、未匹配的情況下仿真電路的ΓS，opt和S11，在史密斯圓圖中觀察兩點的位置是否實現(xiàn)共軛。

(2)通過上述a－c的優(yōu)化方法多次迭代仿真，也即通過優(yōu)化Ldesign，改變Id 和改變器件尺寸使得ΓS，opt和S11在史密斯圓圖中近似達到共軛位置。

(3)完成電路的匹配，此時ΓS，opt和S11在史密斯圓圖中都移動到接近50 歐姆的位置，通過電路仿真檢查電路的性能。

(5)檢查電路的帶寬是否滿足要求，如果不滿足設計要求，可以改變輸入輸出匹配網(wǎng)絡的拓撲結(jié)構(gòu)。

(4)檢查電路的穩(wěn)定性。可在電路中增加輸出電阻Rp，out來降低輸出端的Q 值，提高電路穩(wěn)定性。

圖4 LNA 設計流程

4 電路仿真結(jié)果及分析

在本設計中，通過圖4的優(yōu)化設計流程，獲得如下結(jié)果。同時實現(xiàn)噪聲優(yōu)化和增益匹配的結(jié)果如圖5 所示:a是匹配前的ΓS，opt和S11在史密斯圓圖中的位置，b是匹配之后的ΓS，opt和S11在史密斯圓圖中的相對位置。

其它電路指標的仿真結(jié)果如圖6 所示。獲得的電路指標如表1 所示，達到了設計指標，而且具有非常低的噪聲系數(shù)。

圖5 匹配前后ΓS，opt和S11在史密斯原圖中相對位置的變化

圖6 電路仿真結(jié)果

表1 電路仿真結(jié)果

5 結(jié)束語

設計完成了一款900MHz的低噪聲放大器，采用最少的片外匹配元件，在很低的工作電流下，實現(xiàn)了約20dB的功率增益和小于0.2dB的噪聲系數(shù)。高增益有利于抑制后續(xù)電路對整個系統(tǒng)的噪聲貢獻，降低系統(tǒng)的噪聲系數(shù);低的LNA 輸入噪聲系數(shù)有利于減小系統(tǒng)的總噪聲系數(shù)，提高系統(tǒng)的靈敏度。

參考文獻:

［1］W M Leach，Jr..ECE 6416 Low noise electronic design class notes［M］.Georgia Institute of Technology，F(xiàn)all 2004.

［2］Li Zhiqun.Introduction to RFICs［D］.Southeast University，2009.

［3］H A Haus，et al.Representation of Noise in Linear Two Ports［J］.Proceedings of the IRE，1960，48(1):69－74.

［4］Richard Chi－ His Li.RF Circuit Design［M］.A JOHN WILEY ＆ SONS，INC.，PUBLICATION，2008.