謝亮，蘆旭，吳成英，楊建青，樊戰(zhàn)友

?

基于ADF4360-8的鎖相環(huán)頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)

謝亮1,2，蘆旭1,2，吳成英3，楊建青1,2，樊戰(zhàn)友1

（1. 中國科學(xué)院國家授時(shí)中心，西安 710600；2. 中國科學(xué)院研究生院，北京 100039；3. 湖北民族大學(xué)，恩施 445000）

為滿足工程需要，設(shè)計(jì)并實(shí)現(xiàn)了一種基于鎖相環(huán)芯片ADF4360-8的低噪聲高穩(wěn)定度頻率合成器。給出了該頻率合成器的設(shè)計(jì)原理、硬件組成、軟件設(shè)計(jì)及其實(shí)現(xiàn)方法與流程。重點(diǎn)介紹了一些主要芯片和關(guān)鍵電路。該鎖相環(huán)頻率合成器輸出的100MHz較高頻周期信號的峰-峰值達(dá)到2.16V，能直接驅(qū)動(dòng)TTL電路。測試結(jié)果表明該頻率合成器輸出的頻率信號穩(wěn)定，噪聲低，幅度大。

頻率合成器；鎖相環(huán)；相位噪聲；壓控振蕩器

0 引言

隨著計(jì)算機(jī)、高速通信、導(dǎo)航定位以及航空航天等高科技領(lǐng)域的迅猛發(fā)展，系統(tǒng)對頻率源所提供的頻率穩(wěn)定度、輸出頻率范圍、信號幅度等要求越來越高[1]。為了提高頻率的穩(wěn)定度以及滿足在規(guī)定的頻率范圍內(nèi)輸出任意頻率的要求，目前大量采用頻率合成技術(shù)，通過對參考頻率進(jìn)行加、減、乘、除運(yùn)算，就可以由一個(gè)具有高穩(wěn)定度和高準(zhǔn)確度的標(biāo)準(zhǔn)頻率源產(chǎn)生一系列具有同一穩(wěn)定度和準(zhǔn)確度的頻率信號。頻率合成器在許多現(xiàn)代電子系統(tǒng)中是必不可少的，可用于目前高尖端的信息產(chǎn)業(yè)。目前，頻率合成技術(shù)的發(fā)展趨勢是：1）鎖相環(huán)頻率合成器芯片的性能不斷提高；2）鑒相器部分使用最新的電荷泵技術(shù)，這樣的鎖相環(huán)具有功耗低、速度快、抖動(dòng)低的特點(diǎn)；3）鎖相環(huán)芯片外圍電路結(jié)構(gòu)芯片的技術(shù)也得到了發(fā)展，在一定的程度上提升了鎖相環(huán)的性能[2]。

現(xiàn)在普遍采用的鎖相環(huán)頻率合成器的組成原理框圖如圖1所示，在壓控振蕩器與鑒相器之間的反饋回路上增加一個(gè)整數(shù)分頻器就可以構(gòu)成一個(gè)整數(shù)頻率合成器，通過改變分頻系數(shù)，壓控振蕩器就可以產(chǎn)生不同的輸出頻率[3]。

圖1 鎖相環(huán)頻率合成器的組成原理框圖

本文設(shè)計(jì)的鎖相環(huán)頻率合成器旨在為高精度時(shí)間間隔計(jì)數(shù)器提供可靠穩(wěn)定的輸入?yún)⒖碱l率，因此，選用了ADI公司的具有高穩(wěn)定度和低噪聲性能的整數(shù)分頻鎖相環(huán)芯片來實(shí)現(xiàn)100 MHz的頻率輸出。

1 基于ADF4360-8芯片的鎖相環(huán)電路設(shè)計(jì)

本設(shè)計(jì)的整體設(shè)計(jì)框圖如圖2所示，系統(tǒng)控制部分由ARM芯片LPC1768來完成。ARM控制液晶顯示屏、鎖相環(huán)頻率合成器芯片ADF4360-8以及連接計(jì)算機(jī)。

圖2 鎖相環(huán)頻率合成器設(shè)計(jì)的整體框圖

如圖2所示，系統(tǒng)采用外部10 MHz的晶振作為參考頻率提供給鎖相環(huán)頻率合成器芯片ADF4360-8，同時(shí)采用LPC1768作為控制芯片來配置鎖相環(huán)芯片ADF4360-8內(nèi)部的R分頻器、C控制器以及N分頻器，從而完成鎖相環(huán)芯片的外部輸入以及配置。另外，ADF4360-8的MUXOUT端口將芯片內(nèi)部的工作情況反饋給LPC1768，LPC1768通過相應(yīng)的處理使得鎖相環(huán)芯片的內(nèi)部工作信息顯示在LCD上，使用戶能夠清楚地看到芯片的工作狀態(tài)。此外，通過計(jì)算機(jī)來控制鎖相環(huán)芯片輸出不同的頻率：由計(jì)算機(jī)串口將數(shù)據(jù)傳遞給ARM芯片LPC1768，ARM再對鎖相環(huán)芯片相應(yīng)的寄存器重新配置，進(jìn)而得到不同的輸出頻率。這樣得到的鎖相環(huán)頻率合成器雖然滿足設(shè)計(jì)的要求，但是由于波形幅度較小，無法滿足實(shí)際工程中的需要。因此，本設(shè)計(jì)中增加了放大電路對輸出頻率進(jìn)行放大以滿足實(shí)際工程中的應(yīng)用[4]。

2 芯片介紹以及硬件設(shè)計(jì)

2.1 ADF4360-8芯片介紹

本文所用的鎖相環(huán)芯片ADF4360-8是整數(shù)分頻頻率合成器芯片，其內(nèi)部結(jié)構(gòu)如圖3所示[5]。該芯片集成了除低通環(huán)路濾波器之外的所有其他模塊，因此只需要在鑒相器與壓控振蕩器之間設(shè)計(jì)一個(gè)低通環(huán)路濾波器就可以實(shí)現(xiàn)一個(gè)完整的鎖相環(huán)電路，使設(shè)計(jì)趨于小型化。

圖3 ADF4360-8的內(nèi)部結(jié)構(gòu)

ADF4360-8內(nèi)部的反饋分頻器N寄存器和參考分頻器R 寄存器以及功能寄存器F都需要配置24 位數(shù)據(jù)。配置的順序是加參考時(shí)鐘→R寄存器→F寄存器→N寄存器。由于要等待ADF4360-8內(nèi)部VCO的電流穩(wěn)定后，再加載N寄存器數(shù)據(jù)，故F寄存器和N寄存器賦值間隔要大于15ms。具體的時(shí)序原理圖如圖4所示。

另外，鎖相環(huán)芯片ADF4360-8還有一個(gè)多路輸出端口MUXOUT，通過對此端口的配置可以檢測鎖相環(huán)芯片的內(nèi)部工作狀態(tài)。對芯片配置完成之后，重新加電可使頻率合成器正常工作。

圖4 ADF4360-8的配置時(shí)序圖

2.2 LPC1768芯片介紹

LPC1768是NXP公司推出的基于ARM Cortex-M3內(nèi)核的微控制器LPC17XX系列中的一個(gè)型號。LPC17XX系列Cortex-M3微處理器主要應(yīng)用于高集成度和低功耗的嵌入式產(chǎn)品中。LPC1700系列微控制器的操作頻率可達(dá)100 MHz。ARM Cortex-M3 CPU具有3級流水線和哈佛結(jié)構(gòu)。LPC17XX系列微控制器的外設(shè)組件包含高達(dá)512 KB的flash存儲器、64 KB的數(shù)據(jù)存儲器、以太網(wǎng)MAC（media access control）、8通道DMA（direct memory access）控制器、4個(gè)UART（universal asynchronous receiver/transmitter)、2條CAN（controller area network）通道、2個(gè)SSP（synchronous serial port）控制器、SPI（serial peripheral interface）接口、3個(gè)IIC（inter-integrated circuit）接口、2輸入和2輸出的IIS（inter-IC sound bus）接口、8通道的12位ADC（analog to digital converter）、10位DAC（digital to analog converter）、電機(jī)控制PWM（pulse width modulation）、正交編碼器接口、4個(gè)通用定時(shí)器、帶有獨(dú)立電池供電的超低功耗RTC（real-time clock）和多達(dá)70個(gè)的通用IO管腳。

對ADF4360-8的配置可通過LPC1768的SPI接口對分頻器R，N以及控制器F進(jìn)行相應(yīng)的配置。通用的GPIO接口可實(shí)現(xiàn)向LCD顯示器的寄存器寫入數(shù)據(jù)。

2.3 ADF4360-8芯片關(guān)鍵參數(shù)的確定

式（1）中pF為電容量的單位，nH為電感量的單位。

本設(shè)計(jì)所要求的輸出頻率是100 MHz，因此可以計(jì)算出外部電感的大小為271 nH。該參數(shù)在頻率合成器中是很重要的參數(shù)，它影響壓控靈敏度，同時(shí)，對電感應(yīng)該選擇線繞式電感，否則壓控振蕩器無法起振[6]。

“三農(nóng)”問題的形成具有其歷史根源與現(xiàn)實(shí)因素。建國初期，重工業(yè)優(yōu)先發(fā)展戰(zhàn)略是我國“三農(nóng)”問題形成的歷史根源；改革開放后，農(nóng)村資本和勞動(dòng)力兩種生產(chǎn)要素的單向雙邊流動(dòng)是“三農(nóng)”問題不斷加深的現(xiàn)實(shí)經(jīng)濟(jì)根源。[2]龐紹堂認(rèn)為，“三農(nóng)”問題源自傳統(tǒng)模式下國家優(yōu)先發(fā)展重工業(yè)，其核心制度安排是二元財(cái)政體制，必須通過“經(jīng)濟(jì)——政治”改革才能根除。[3]趙忠升認(rèn)為農(nóng)民權(quán)益問題和農(nóng)民能力問題是“三農(nóng)”問題的核心。[4]這些學(xué)者對“三農(nóng)”問題的形成進(jìn)行追根溯源，有利于把握其本質(zhì)，尋找破解之策。

2.4 ADF4360-8環(huán)路濾波器的設(shè)計(jì)

由于ADF4360-8中已經(jīng)集成了大部分的模塊，因此只需要設(shè)計(jì)鑒相器與壓控振蕩器之間的環(huán)路濾波器就可以完成整個(gè)鎖相環(huán)電路的設(shè)計(jì)。本設(shè)計(jì)采用的環(huán)路濾波器為三階無源低通濾波器[7]（如圖5所示）。這樣的結(jié)構(gòu)可以提高環(huán)路濾波器的穩(wěn)定性，同時(shí)也可以濾除壓控振蕩器直流控制電壓帶來的紋波噪聲。并且進(jìn)一步減少雜散。

圖5 三階低通濾波器

圖5所示的2R3C結(jié)構(gòu)的三階無源濾波器的傳遞函數(shù)通過傅里葉變換可以用以下公式[8]來表示：

2.5 硬件電路的設(shè)計(jì)

圖6為ADF4360-8的外圍部分主要硬件電路圖，該圖包括了芯片的關(guān)鍵參數(shù)L1，L2以及環(huán)路濾波器的設(shè)計(jì)圖。

圖6 ADF4360-8的外圍電路

另外，本文所設(shè)計(jì)的鎖相環(huán)頻率合成器的顯示部分采用2×16-LCD顯示屏LMB1206A來實(shí)現(xiàn)。LMB1206A的內(nèi)核模塊包含一個(gè)數(shù)據(jù)寄存器和一個(gè)指令寄存器，指令主要用來對顯示屏進(jìn)行初始化，實(shí)現(xiàn)基本的控制，包括清屏、光標(biāo)設(shè)置、功能設(shè)置等[9]。LMB1206A既可以寫數(shù)據(jù)到RAM，又可以從RAM中讀出數(shù)據(jù)。該模塊配置簡單，功能完全滿足設(shè)計(jì)的需求，因此，在本系統(tǒng)的設(shè)計(jì)中采用該模塊來顯示系統(tǒng)的工作狀態(tài)信息。

3 系統(tǒng)軟件設(shè)計(jì)

在系統(tǒng)硬件設(shè)計(jì)完成之后，開始軟件的設(shè)計(jì)。本系統(tǒng)軟件模塊主要包括以下3個(gè)：主控制模塊、串口通信模塊和LCD顯示模塊。軟件的編寫要遵循ARM控制芯片的開發(fā)環(huán)境。

圖7 系統(tǒng)流程圖

以上所示為整個(gè)系統(tǒng)設(shè)計(jì)的流程圖。串口通信和LCD顯示是常用的通信接口與顯示模塊，流程簡單，不在此贅述。

4 放大電路設(shè)計(jì)模塊

由于頻率合成器電路的輸出信號峰-峰值小于1V，無法達(dá)到TTL（transistor transistor logic）電平的要求，因此，在差分信號的輸出端應(yīng)該設(shè)計(jì)放大電路使輸出信號的幅度滿足計(jì)數(shù)器輸入電平的要求。本設(shè)計(jì)中的輸出頻率為100 MHz，輸出頻率較高，一般放大器無法滿足高頻幅度的要求。因此，選擇具有高性能的高速運(yùn)算放大器THS3001來完成放大電路的設(shè)計(jì)，較為符合器件性能和設(shè)計(jì)要求。放大電路的原理圖如圖8所示。

由圖8可見，頻率合成器的差分輸出信號首先經(jīng)過差分放大，這樣可以濾除外界的噪聲信號所帶來的干擾。經(jīng)過一級放大之后，再經(jīng)過同向放大，從而使頻率合成器的輸出信號幅度得以放大，以滿足實(shí)際的需求。在實(shí)驗(yàn)中對放大后的效果進(jìn)行了實(shí)際測量。

5 實(shí)驗(yàn)結(jié)果

圖9是所研制的頻率合成器的實(shí)物圖，采用兩層電路板設(shè)計(jì)，供電電壓為5 V。采用有源晶振來提供10MHz的輸入?yún)⒖碱l率，通過改變ADF4360-8的外置電感并配置相應(yīng)的寄存器就可以輸出65~400MHz內(nèi)的任意頻率。本文作者所設(shè)計(jì)的頻率合成器中心頻率為100MHz，輸出頻率范圍為91~109 MHz，分辨率為1 MHz。

圖9 頻率合成器實(shí)物圖

另外該頻率合成器還有一個(gè)多路檢測端口MUXOUT，通過軟件編程可以讓該端口輸出R分頻后的信號、數(shù)字鎖定指示、N分頻后的信號、片內(nèi)電源供電狀態(tài)、串行數(shù)據(jù)輸出等信息，從而檢測鎖相環(huán)芯片的工作狀態(tài)進(jìn)而可以從芯片內(nèi)部的工作狀態(tài)來分析芯片是否正常工作。

圖10所示為頻率合成器沒有經(jīng)過放大時(shí)，用示波器觀察到的輸入頻率為10 MHz，輸出100 MHz的波形圖，由該圖可以看出輸出波形完整，未出現(xiàn)嚴(yán)重失真現(xiàn)象。由于輸出信號經(jīng)過示波器探頭的衰減，觀測到的峰-峰值只有280 mV，因此不能滿足實(shí)際工程的需要。

圖11所示為頻率合成器經(jīng)過放大電路之后的輸出信號波形圖。由該圖可以看出經(jīng)過放大之后的信號峰-峰值達(dá)到2.16 V，滿足實(shí)際工程的需要，且輸出波形平滑穩(wěn)定[10]。

圖12所示為本設(shè)計(jì)的鎖相環(huán)頻率合成器鎖定后的LCD顯示，從LCD顯示屏可以很清楚地看到系統(tǒng)是否鎖定，以及輸出頻率等內(nèi)容。另外，在調(diào)試過程中，也可以顯示鎖相環(huán)芯片內(nèi)部的配置數(shù)據(jù)，從而更加直觀地看出配置數(shù)據(jù)是否正確。

圖10 未經(jīng)過放大的輸出100 MHz的波形圖

圖11 經(jīng)過放大電路之后的輸出波形圖

圖12 LCD顯示

另外，測試表明，本設(shè)計(jì)的鎖相環(huán)頻率合成器在偏離載波100 KHz范圍內(nèi)，總的相位噪聲為-112 dBc，在偏離載波1 MHz時(shí)總的相位噪聲為-138 dBc。

6 結(jié)論

根據(jù)鎖相環(huán)的基本原理，介紹了一種基于高度集成化的頻率合成器設(shè)計(jì)要點(diǎn)，同時(shí)給出了設(shè)計(jì)中的硬件原理圖等，并得到了測試結(jié)果。頻率合成器的輸出波形與輸入波形完全吻合，沒有產(chǎn)生失真，波形光滑，沒有毛刺。另外，從總的相位噪聲來看，頻率合成器具有低噪聲的特點(diǎn)。此外，該基于鎖相環(huán)芯片ADF4360-8的頻率合成器體積小、功耗低，因此它可廣泛應(yīng)用于高頻電路系統(tǒng)手持設(shè)備、測試設(shè)備以及通信導(dǎo)航等領(lǐng)域。

另外，為便于使用，下一步打算采用按鍵的方式輸入所要輸出的頻率。

[1] 晉軍, 程劍, 馬黎麗. 基于ADF4360-X的頻率合成器設(shè)計(jì)[J]. 軍事通信技術(shù), 2008, 29(1): 61-63.

[2] 王家禮, 孫璐. 頻率合成技術(shù)[M]. 西安: 西安電子科技大學(xué)出版社, 2009.

[3] 陸振雨, 朱江, 張爾揚(yáng). 基于ADF4160的鎖相環(huán)頻率合成器設(shè)計(jì)與實(shí)現(xiàn)[J]. 電子工程師, 2003, 29(1): 44-46.

[4] 陳科, 葉建芳, 馬三涵. 基于DDS+PLL技術(shù)頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 國外電子測量技術(shù), 2010, 29(4): 43-45.

[5] Analog Devices Inc. Integrated Synthesizer and VCOADF4360-8[EB/OL]. (2004-12-01) [2010-11-16]. http://www.analog.com

[6] 尹偉. 基于DDS和PLL頻率合成器的研制[D]. 北京: 北京交通大學(xué), 2007.

[7] 林巧莉. 基于ADF4360系列的小型化頻率合成器設(shè)計(jì)[J]. 電訊技術(shù), 2008, 48(10): 85-86.

[8] 陳景文. 基于ADF4360-4鎖相頻率合成器的混頻[J]. 現(xiàn)代雷達(dá), 2008, 30(1): 84-86.

[9] 樊戰(zhàn)友，樊西青，張首剛. 基于AD9956的任意頻率合成器研制[J]. 時(shí)間頻率學(xué)報(bào), 2010, 33(2): 112-113.

[10] 張帆, 胡永輝, 何在民. 一種基于GNSS的可馴頻標(biāo)的設(shè)計(jì)與實(shí)現(xiàn)[J]. 時(shí)間頻率學(xué)報(bào), 2013, 36(1): 28-29.

A phase locked loop frequency synthesizer based on ADF4360-8

XIE Liang1, 2, LU Xu1, 2, WU Cheng-ying3, YANG Jian-qing1,2, FAN Zhan-you1

(1. National Time Service Center, Chinese Academy of Sciences, Xi′an 710600, China; 2. Graduate University of Chinese Academy of Sciences, Beijing 100039, China; 3. Hubei University for Nationalities, En′shi 445000, China)

For satisfying the engineering needs, a phase locked loop frequency synthesizer with high stability and low phase noise is designed and implemented based on the phase locked loop chip ADF4360-8.The design principle, hardware constitution, software design and the implementation are described. Some main chips and the key circuits are introduced with emphasis. The amplitude of 100 MHz output signal for the frequency synthesizer reaches 2.16 V(peak-peak), being able to directively drive the TTL circuit. The test results show that the output signals of the frequency synthesizer are characterized by good stability, low noise and high amplitude.

frequency synthesizer; phase locked loop; phase noise; VCO

TN742

A

1674-0637(2013)02-0075-09

2012-07-11

國家自然科學(xué)基金資助項(xiàng)目（10773012）

謝亮，男，碩士研究生，主要從事高精度時(shí)間同步終端設(shè)計(jì)研究。