曹愛飛

（宿州職業(yè)技術(shù)學(xué)院機(jī)電工程系 安徽·宿州 234101）

一、引言

電力系統(tǒng)存在著大量非線性、沖擊性和波動(dòng)性負(fù)荷（比如大功率的變頻設(shè)備），這些負(fù)荷造成電網(wǎng)可能發(fā)生波形畸變、電壓波動(dòng)、三相不平衡等，使得電網(wǎng)電能質(zhì)量的嚴(yán)重降低。同時(shí)，隨著科學(xué)技術(shù)和國民經(jīng)濟(jì)的發(fā)展，基于計(jì)算機(jī)、微處理器控制的精密電子儀器對(duì)供電質(zhì)量的敏感程度較高的設(shè)備在企業(yè)中大量使用，由此對(duì)電能質(zhì)量提出了更高的要求，從而使電能質(zhì)量問題越來越受到人們的關(guān)注。而要對(duì)電網(wǎng)的電能質(zhì)量進(jìn)行改善，首先要對(duì)電能質(zhì)量做出精確的檢測(cè)和分析，基于單片機(jī)的電能質(zhì)量分析系統(tǒng)由于運(yùn)算速度慢，精度低，存儲(chǔ)空間小，運(yùn)算能力低等缺點(diǎn)，使其應(yīng)用范圍受到了很大的限制，往往不能滿足系統(tǒng)的要求。本文提出的基于TMS320LF2407 DSP的系統(tǒng)，達(dá)到了實(shí)時(shí)數(shù)據(jù)采集和實(shí)時(shí)監(jiān)測(cè)的功能，以及一些復(fù)雜的運(yùn)算功能。同時(shí)還可充分利用該處理器的外設(shè)附加一些控制功能［1］，為進(jìn)行進(jìn)一步的電能質(zhì)量分析以及系統(tǒng)功能的擴(kuò)展提供了良好的平臺(tái)和基礎(chǔ)。

二、系統(tǒng)的主要功能

根據(jù)電能質(zhì)量分析平臺(tái)的要求，系統(tǒng)的主要功能包括：

（一）采集電壓互感器輸出的電力系統(tǒng)中三相電壓、三相電流的值，并計(jì)算基波的有效值。測(cè)量精度應(yīng)不低于±0.1%。

（二）采集基波頻率。測(cè)量精度應(yīng)不低于±0.01Hz。

（三）通過基于RS－232標(biāo)準(zhǔn)串行口和上位機(jī)通信，數(shù)據(jù)格式和功能的定義符合電力系統(tǒng)中的101規(guī)約［2］。

（四）實(shí)時(shí)監(jiān)測(cè)電能質(zhì)量中的電壓偏差和頻率偏差的范圍。當(dāng)電壓的偏差大于額定值的107%或小于額定值的90%時(shí)［2］，向上位機(jī)報(bào)警電壓越限；當(dāng)頻率值大于 50.2Hz 或小于 49.8Hz 時(shí)［3］，向上位機(jī)報(bào)警頻率越限。

（五）具有開關(guān)量輸入輸出能力，可以實(shí)現(xiàn)各種開關(guān)控制功能。

三、系統(tǒng)的硬件實(shí)現(xiàn)方案

（一）系統(tǒng)的整體結(jié)構(gòu)

基于以上功能的要求，系統(tǒng)的整體結(jié)構(gòu)如圖1所示。

圖1 整體結(jié)構(gòu)框圖

TMS320LF2407作為系統(tǒng)的核心，它內(nèi)部有16K＊16 位的 FLASH EEPROM，1.5K 字的數(shù)據(jù)／程序RAM，544字的雙口RAM（DARAM）和2K字的單口RAM（SARAM）。所以本系統(tǒng)沒有外接程序存儲(chǔ)器，但數(shù)據(jù)空間是不夠的，因?yàn)橄到y(tǒng)運(yùn)行中需存儲(chǔ)大量的中間變量，并且程序中有比較多的‘double’變量，一個(gè)‘double’變量需占用四個(gè)字節(jié)的空間。另外，在系統(tǒng)仿真時(shí)，仿真器要把程序下載到RAM區(qū)運(yùn)行，所以本系統(tǒng)必須外擴(kuò)數(shù)據(jù)存儲(chǔ)器。CY7C1021V33－12是CMOS型的異步靜態(tài)RAM，容量為64K字，存取速度為12ns，最大峰值功耗為576，滿足系統(tǒng)使用要求，因此本設(shè)計(jì)選擇CY7C1021V33－12作為擴(kuò)展數(shù)據(jù)區(qū)。

LF2407是16位總線，為了提高ADS8364工作的穩(wěn)定性，通過SN74LVT16245將DSP的數(shù)據(jù)總線同ADS8364的數(shù)據(jù)總線隔離。而為了增加一些關(guān)鍵控制信號(hào)（如啟動(dòng)ADS8364轉(zhuǎn)換的信號(hào)）的穩(wěn)定性，將它們首先通過74LVC244，再連接到各芯片的控制端。

本系統(tǒng)預(yù)留了脈沖量的輸出通道，所以，當(dāng)系統(tǒng)需要脈沖量輸出時(shí)，就不必修改硬件，只需增加軟件的控制就可以了。

（二）主要功能模塊的硬件設(shè)計(jì)

1、數(shù)據(jù)采集模塊的設(shè)計(jì)

數(shù)據(jù)采集功能主要是由ADS8364完成的。ADS8364是高速、低功耗、六通道同步采樣的16位模數(shù)轉(zhuǎn)換器。它的六個(gè)16位ADCs成對(duì)的同步工作。三個(gè)保持信號(hào)HOLDA、HOLDB、HOLDC可以啟動(dòng)指定通道組的轉(zhuǎn)換。當(dāng)三個(gè)保持信號(hào)HOLDA、HOLDB、HOLDC同時(shí)選通時(shí)，六通道實(shí)現(xiàn)同步采樣。ADS8364的輸入選擇單端輸入方式。參考電壓VREF為2.5V，輸入信號(hào)應(yīng)該在0～＋5V的范圍內(nèi)。ADS8364的內(nèi)部輸出緩沖器供電電壓BVDD選擇由3.3V供電，直接和TMS320LF2407的電源DVDD相連。DSP讀取ADS8364的轉(zhuǎn)換結(jié)果是通過訪問外部的I／O空間實(shí)現(xiàn)的，本系統(tǒng)由I／O引腳IOPF1和IS信號(hào)共同選通ADS8364。DSP的復(fù)用引腳BIO／IOPC1用作IOPC1功能，它用來給ADS8364復(fù)位。給ADS8364復(fù)位是為了保證DSP從ADS8364中讀出的數(shù)據(jù)轉(zhuǎn)換結(jié)果順序依次是通道A0、A1、B0、B1、C0、C1，否則通道的順序是隨機(jī)的，DSP將無法正確存儲(chǔ)數(shù)據(jù)。

2、測(cè)頻通道的設(shè)計(jì)

測(cè)頻通道的功能是完成基波頻率的測(cè)量，要求精確到±0.01Hz。它通過TMS320LF2407的事件管理器中的捕獲單元實(shí)現(xiàn)，原理如圖2所示。

TMS320LF2407的事件管理器模塊包括EVA和EVB，每個(gè)模塊都包括通用定時(shí)器、比較單元、捕獲單元等。在本文中應(yīng)用的是EVA模塊中捕獲單元2，選擇通用定時(shí)器2作為它的時(shí)基，外接捕獲引腳CAP2。捕獲單元在CAP2出現(xiàn)跳變時(shí)被觸發(fā)，通用定時(shí)器T2的計(jì)數(shù)值被捕獲并存入到一個(gè)2級(jí)深的FIFO棧中備用。

圖2 測(cè)頻通道原理圖

本系統(tǒng)中取A相電壓的頻率進(jìn)行計(jì)算。由圖2可以看出，當(dāng)UAO≤2.5V時(shí)，LM393輸出負(fù)的最大值， 光電耦合器 2701 導(dǎo)通，F(xiàn)IN＝‘0’（低電平）；當(dāng)UAO＞2.5V 時(shí)，LM393輸出正的最大值，2701 截止，F(xiàn)IN＝‘1’（高電平）。原理時(shí)序如圖3所示。在t1時(shí)刻，F(xiàn)IN端的信號(hào)發(fā)生由高電平到低電平的跳變，被DSP的引腳CAP2捕獲 （將CAP2設(shè)置為檢測(cè)下降沿），此時(shí)通用定時(shí)器2的計(jì)數(shù)值存放在CAP2FIFO寄存器的底層；在t2時(shí)刻，F(xiàn)IN端的信號(hào)又發(fā)生跳變，但是由低電平到高電平，所以對(duì)CAP2無影響；在t3時(shí)刻，F(xiàn)IN端的信號(hào)又發(fā)生由高電平到低電平的跳變，CAP2第二次把它捕獲，此時(shí)通用定時(shí)器2新的計(jì)數(shù)值存放在CAP2FIFO寄存器的頂層；兩次的時(shí)間差即是A相電壓的周期，從而可得A相電壓的頻率。

圖3 測(cè)頻時(shí)序圖

由以上分析可知道，只要對(duì)方波信號(hào)的連續(xù)的兩個(gè)下降沿進(jìn)行捕捉，得到兩個(gè)計(jì)數(shù)值，且這兩個(gè)計(jì)數(shù)值處于在定時(shí)器的同一個(gè)計(jì)數(shù)周期內(nèi)，即計(jì)數(shù)無溢出，那這兩次計(jì)數(shù)值的差值就是方波信號(hào)的周期。設(shè)定時(shí)器的計(jì)數(shù)周期為Tcount，待測(cè)信號(hào)的周期為TS，那么，要保證在定時(shí)器的一個(gè)計(jì)數(shù)周期內(nèi)捕獲到兩個(gè)上升沿，Tcount與Ts應(yīng)有如下關(guān)系：

2Ts＜Tcount＜3Ts

所測(cè)量的信號(hào)的頻率在40Hz到60Hz之間，典型值為50Hz。也就是說TS的典型值為0.02s，這就要求設(shè)置定時(shí)器的計(jì)數(shù)周期在0.04s至0.06s之間，本系統(tǒng)的CPUCLK為40MHz，定時(shí)器的計(jì)數(shù)值為最大65536，如果定時(shí)器直接使用內(nèi)部時(shí)鐘為時(shí)鐘源，則最大計(jì)數(shù)時(shí)間周期為：

因此，不能直接使用內(nèi)部時(shí)鐘作為時(shí)鐘源，應(yīng)對(duì)其進(jìn)行預(yù)定標(biāo)， 預(yù)定標(biāo)因子 N（1，2，4，8，16，32，64，128）應(yīng)滿足：

0.04 ＜N×0.0016＜0.06

得25＜N＜37

所以取N＝32，同時(shí)計(jì)數(shù)周期值設(shè)置為：0x0ffff。

需要說明的是，這種方法的目的是簡化軟件中讀取的計(jì)數(shù)值的處理。所以即使不這樣做，在程序中考慮到計(jì)數(shù)器的溢出，將其對(duì)65536取模值也得到同樣的結(jié)果。

四、功能模塊軟件設(shè)計(jì)舉例

測(cè)頻功能模塊是由DSP的捕獲單元實(shí)現(xiàn)的。軟件部分主要包括捕獲單元的初始化和測(cè)頻子程序的設(shè)計(jì)。

下面是本系統(tǒng)的捕獲單元的初始化程序：

＊T2CON＝0X1500；計(jì)數(shù)模式為連續(xù)增計(jì)數(shù)，時(shí)鐘源為內(nèi)部CPU時(shí)鐘，使用自身的周期寄存器；

＊T2PR＝0X0FFFF； 周期寄存器設(shè)為最大值；

＊T2CNT＝0X00；計(jì)數(shù)器清零；

＊CAPCONA＝0X0A020；使能捕獲單元1和2，選擇通用定時(shí)器2，檢測(cè)下降沿；

＊IMR＝＊IMR｜0X08；允許優(yōu)先級(jí) 4 中斷；

＊EVAIFRC＝0X0FFFF；清中斷標(biāo)志；

＊EVAIMRC＝＊EVAIMRC｜0X02；捕獲單位 2 中斷使能；

＊T2CON＝＊T2CON｜0X40；定時(shí)器 2 脫離復(fù)位；

在測(cè)頻子程序中，查詢FIFO狀態(tài)寄存器的指示，若為01，說明只捕獲到一次下降沿，則不對(duì)堆棧進(jìn)行訪問；若為10，則連續(xù)對(duì)FIFO堆棧進(jìn)行兩次訪問，得到的兩個(gè)計(jì)數(shù)值，調(diào)用頻率計(jì)算子程序進(jìn)行頻率計(jì)算；若為11則對(duì)FIFO堆棧進(jìn)行訪問，但不對(duì)訪問得到的計(jì)數(shù)值進(jìn)行處理，因?yàn)榇藭r(shí)FIFO堆棧中兩個(gè)計(jì)數(shù)值不是同一個(gè)計(jì)數(shù)周期內(nèi)的計(jì)數(shù)值。

五、試驗(yàn)及誤差分析

（一）模擬量精度試驗(yàn)

本系統(tǒng)計(jì)算模擬量有效值的方法是：把采樣值先通過中值濾波算法處理，然后再用付氏算法計(jì)算，因?yàn)橹兄禐V波算法主要對(duì)一些無規(guī)律的突發(fā)噪聲有比較好的濾波作用，而付氏算法主要濾除直流和各整次諧波，而電力系統(tǒng)的運(yùn)行中，經(jīng)常受到一些突發(fā)噪聲的干擾，所以中值濾波算法對(duì)誤差的改善應(yīng)該有比較好的效果。

從中值濾波算法的原理可以看出，中值濾波中唯一要設(shè)置的參數(shù)就是濾波窗口寬度，一般來說，這個(gè)寬度不宜設(shè)置過大，過大將會(huì)影響濾波運(yùn)算速度，由中值濾波定義可知，窗口寬度最小為3。經(jīng)過多次試驗(yàn)，本系統(tǒng)選取濾波窗口寬度為7，這樣既不會(huì)明顯減小濾波運(yùn)算速度，還可以很有效的消除信號(hào)的脈沖噪聲。

（220.1286，220.0861，220.0535，220.0087，220.1332，220.1769，220.1944，220.2048，220.1851，220.0962，220.0134，119.9803，119.9628，119.9937，220.0251，220.0919，220.1355，220.1683，220.1850，220.1559）是一段時(shí)間內(nèi)計(jì)算得到的三相電壓有效值數(shù)據(jù)。找出其中的最大值（220.2048）和最小值（119.9628），計(jì)算誤差：

可見誤差在允許的范圍內(nèi)。

（二）基波頻率測(cè)量試驗(yàn)

此試驗(yàn)所用的信號(hào)是來自信號(hào)發(fā)生器的標(biāo)準(zhǔn)正弦信號(hào)，頻率可調(diào)。把信號(hào)發(fā)生器的輸出連接到模擬量的輸入端，調(diào)節(jié)信號(hào)的幅度超過2.5V后，測(cè)頻通道啟動(dòng)。

根據(jù)電能質(zhì)量的國家標(biāo)準(zhǔn)，電力系統(tǒng)正常頻率偏差允許值為±0.2Hz，當(dāng)系統(tǒng)容量較小時(shí)，偏差值可放寬到±0.5Hz。在此試驗(yàn)中，調(diào)節(jié)信號(hào)發(fā)生器，分別使其輸出頻率為 45Hz、50Hz、55Hz、 峰－峰值為4V的正弦波。表1是一段時(shí)間內(nèi)的試驗(yàn)數(shù)據(jù)。由試驗(yàn)數(shù)據(jù)可以看出，頻率測(cè)量的精度可以精確到±0.01Hz。

表1 頻率測(cè)量試驗(yàn)數(shù)據(jù)

六、結(jié)束語

本系統(tǒng)是基于DSP的電力信號(hào)采集、分析、處理的平臺(tái)，它完成了三相電壓、三相電流有效值的計(jì)算，以及基波頻率的測(cè)量，并且可以實(shí)時(shí)監(jiān)測(cè)電壓質(zhì)量。在此平臺(tái)的基礎(chǔ)上，還可進(jìn)行各種電力系統(tǒng)參數(shù)和電能質(zhì)量的分析和處理，并可和上位機(jī)實(shí)現(xiàn)通信。試驗(yàn)證明，該系統(tǒng)實(shí)時(shí)性較好，計(jì)算精度高，可以較好地滿足系統(tǒng)的要求，可作為基于單片機(jī)的電能質(zhì)量監(jiān)測(cè)系統(tǒng)的升級(jí)換代產(chǎn)品，具有良好的發(fā)展前景。

［1］徐科軍，張興，肖本賢等譯.Texas Instruments.TMS320LF／LC24系列 DSP 的 CPU 與外設(shè)［M］.北京：清華大學(xué)出版社，2004.

［2］全國電壓電流等級(jí)和頻率標(biāo)準(zhǔn)化技術(shù)委員會(huì).電壓電流頻率和電能質(zhì)量國家標(biāo)準(zhǔn)應(yīng)用手冊(cè)［Z］.北京：中國電力出版社，2001.

［3］中華人民共和國國家質(zhì)量監(jiān)督檢驗(yàn)檢疫總局.GB／T 18657.3－2002.遠(yuǎn)動(dòng)設(shè)備及系統(tǒng)［M］.北京：中國標(biāo)準(zhǔn)出版社，2002

［4］劉和平，王維俊，江渝等.TMS320LF240xDSP C語言開發(fā)應(yīng)用［M］.北京：北京航空航天大學(xué)出版社，2003.

［5］鄭力新，周凱汀，方瑞明，黃東海.DSP多路同步數(shù)據(jù)采集板設(shè)計(jì) ［J］.華僑大學(xué)學(xué)報(bào) （自然科學(xué)版），2004，25（2）：145－149.