王 魁 楊 健

（清華大學電子工程系，北京，100084）

引 言

外輻射源雷達作為一種不主動發(fā)射電磁波，而利用非合作照射信號進行目標探測的被動雷達系統(tǒng)，除了其接收站與發(fā)射站分置的雙／多基地體制能夠有效對抗反輻射導彈和隱身技術外，還具有成本低、機動靈活性強等顯著優(yōu)勢，因此近年來一直是一個熱點的研究課題［1，2］。

由于采用非合作的輻射源，進入接收通道的雷達信號功率一般比較小，因此通常采用長時間相干積累的方法來獲得高信干比的檢測信號［3－5］。此外，由于雙／多基地體制中特有的直達波和多徑干擾問題，需要在處理單元進行運算量巨大的干擾對消處理［6，7］。這些對雷達信號處理系統(tǒng)的動態(tài)范圍和運算能力提出了較高要求。在工程應用上，實時外輻射源雷達信號處理機需要針對具體所采用的非合作輻射源信號，根據(jù)雷達系統(tǒng)的指標參數(shù)要求，進行硬件和軟件系統(tǒng)的設計。

目前外輻射源雷達處理機的工程方案主要有以下幾種：（1）基于計算機的后處理方案，將基帶采集數(shù)據(jù)存儲在硬盤中，通過計算機進行后處理，此方案無法滿足雷達實時信號處理的要求；（2）基于FPGA的信號處理方案，此方案可以達到很高的處理速度，但在浮點運算和算法設計方面存在較高的工程復雜性；（3）基于DSP的處理方案，此方案既能夠保證數(shù)據(jù)處理實時性的要求，又能滿足高動態(tài)范圍數(shù)據(jù)處理和各種算法靈活實現(xiàn)的要求，是實現(xiàn)外輻射源雷達處理機的理想工程方案。

本文針對電視伴音外輻射源雷達的大數(shù)據(jù)量、高實時性、大動態(tài)范圍的要求，設計了一種基于TS201DSP［8］處理器的信號處理機，通過DSP級聯(lián)的方式，對經過接收機和數(shù)字采樣后的基帶信號進行流水處理，實現(xiàn)信號預處理、干擾對消、長時間相干處理、恒虛警檢測等功能。由于系統(tǒng)要處理的數(shù)據(jù)量大，而處理結果的實時性要求又較高，因此在信號處理流程方面對系統(tǒng)的DSP拓撲關系進行了優(yōu)化設計。系統(tǒng)內的數(shù)據(jù)傳輸利用處理器自帶的高效LINK數(shù)據(jù)口實現(xiàn)。每片DSP附帶SDRAM，作為數(shù)據(jù)的緩沖存儲器。

1 系統(tǒng)設計

1.1 應用需求分析

系統(tǒng)用于基于電視伴音信號的外輻射源雷達信號處理，包括信號預處理、干擾對消、長時間相干處理、恒虛警檢測等功能。此外還需要DSP實現(xiàn)信號處理系統(tǒng)初始化、數(shù)據(jù)采集系統(tǒng)配置和檢測數(shù)據(jù)上報等功能。

雷達系統(tǒng)基帶數(shù)據(jù)率200K／s，積累時間設定為800ms，目標檢測距離設定為300km。雷達探測時采用天線掃描方式，對檢測信息上報頻率要求較高。例如在天線6r／min的掃描速率下，每20°方位對應一次檢測，此時檢測信息上報時間間隔約為90ms。

可以推算出，在此系統(tǒng)條件下，單次積累運算數(shù)據(jù)量為160K。此時假設600MHz的TS201處理器最優(yōu)狀態(tài)下滿額工作，估算時域對消處理時間需500ms以上，二維相關處理時間需450ms以上，恒虛警檢測需要50ms以上。由此可見，由于數(shù)據(jù)量大、運算復雜，單片單級處理系統(tǒng)難以滿足實時性、高刷新速率的要求。

1.2 系統(tǒng)方案

系統(tǒng)對處理算法流程進行規(guī)劃，采用多片DSP處理器級聯(lián)的方式實現(xiàn)。系統(tǒng)總共采用6片TS201處理器，拓撲關系及信號流向如圖1所示。

其中TS1直接與雷達處理機的數(shù)據(jù)采集系統(tǒng)連接，負責系統(tǒng)初始化、接收機配置、工作模式選擇以及采集數(shù)據(jù)的載入和前級處理，包括幅相校正和增益調整。處理后的數(shù)據(jù)合并為直達波和回波兩個通道，按傳輸協(xié)議打包后傳送給后級。TS2對回波中的干擾信號進行對消。TS3，TS4，TS5在系統(tǒng)中處于平級關系，用于進行二維相關運算及恒虛警檢測。由于該級運算量巨大，運算結果刷新率要求高，因此分配了三片處理器進行并行處理。TS6對前級得到的檢測信息進行數(shù)據(jù)融合，檢測結果加上方位碼等信息后，依據(jù)通信協(xié)議上報給雷達處理機的信息顯示存儲系統(tǒng)。

圖1 系統(tǒng)DSP拓撲結構

TS1的基帶采樣數(shù)據(jù)載入采用數(shù)據(jù)總線DMA方式；TS6的檢測結果數(shù)據(jù)采用通用差分串行總線，依據(jù)雷達系統(tǒng)規(guī)定協(xié)議傳輸；處理器間的數(shù)據(jù)都利用TS201自帶的LINK數(shù)據(jù)口，采用DMA方式傳輸。

每片處理器配備SDRAM，作為本級處理的數(shù)據(jù)緩沖器。系統(tǒng)配置FLASH存儲器，存儲處理器的固件程序，系統(tǒng)上電后自動加載。

1.3 系統(tǒng)參數(shù)

系統(tǒng)采用6片TS201，主頻600MHz，峰值運算能力16GFLOP／s；系統(tǒng)內部數(shù)據(jù)傳輸采用LINK口，傳輸速率250MB／s；系統(tǒng)數(shù)據(jù)存儲量140MB；基帶采樣數(shù)據(jù)由TS201直接訪問數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)FIFO載入，數(shù)據(jù)讀取率30MB／s；檢測結果由通用差分串行口上報，數(shù)據(jù)傳輸率115.2Kbps。

2 軟件設計

2.1 系統(tǒng)加載及自檢

由于本系統(tǒng)采用了多片DSP處理器，拓撲關系較復雜，為滿足工程應用的需要，對程序加載和自檢方案進行了專門設計。

受限于應用環(huán)境的裝配約束，處理系統(tǒng)電路板空間有限，因此僅TS1和TS6裝配FLASH存儲器，獨立加載程序。系統(tǒng)上電后，二者分別由各自配置的FLASH進行程序加載。TS1完成自身加載后，從FLASH中讀取固件文件對TS2進行動態(tài)加載；TS6完成自身加載后對TS3，TS4，TS5進行動態(tài)加載。按照總體設計要求，本系統(tǒng)程序加載在2s內完成。

各片DSP在程序加載完成后，進入主程序開始進行配置，之后進行存儲器自檢。存儲器自檢采用間隔寫入校驗字（0x5A／0xA5），讀回校驗的方式。

TS5是系統(tǒng)中最后一片完成加載及存儲器自檢的處理器，其就緒后發(fā)送命令包到TS2告知就緒，TS2響應該命令并轉發(fā)到TS1。TS1根據(jù)此狀態(tài)啟動數(shù)據(jù)傳輸通路檢測機制。TS1向數(shù)據(jù)采集系統(tǒng)發(fā)送數(shù)據(jù)傳輸測試命令，進行全系統(tǒng)的數(shù)據(jù)傳輸通路檢測。數(shù)據(jù)采集系統(tǒng)啟動發(fā)送一個長度為8K的整型連續(xù)數(shù)測試數(shù)據(jù)包，模擬真實工作狀態(tài)的數(shù)據(jù)傳輸。TS1對應啟動DMA接收，完成后檢查正確性，將狀態(tài)寫入對應狀態(tài)位保存；之后TS1發(fā)送LINK測試命令包到TS2，然后等待返回結果；后續(xù)各片按照圖2的順序進行LINK測試包的接收、檢測和轉發(fā)，并將狀態(tài)寫入對應狀態(tài)位保存。

圖2 系統(tǒng)自檢流程圖

按照總體要求，程序加載和自檢在5s內完成。如果數(shù)據(jù)傳輸中斷，上位機等待超時自動報錯。TS1在規(guī)定時間內接收到回送的自檢包后，解析其中的自檢狀態(tài)位，無異常即自動進入正常工作模式。

2.2 信號增益調整

伴隨雷達接收天線轉動，進入接收通道的雷達信號強度隨方位發(fā)生變化。為了充分利用信號處理系統(tǒng)的動態(tài)范圍，由雷達處理機的TS1處理器實時判斷接收信號功率，并對信號采集系統(tǒng)的數(shù)控增益進行動態(tài)調整。信號采集系統(tǒng)的數(shù)控增益分為接收機增益和ADC數(shù)控衰減兩個環(huán)節(jié)。調整原則是以固定功率為調整目標，使接收信號與其盡可能接近。接收機和ADC的數(shù)控精度不同，分別對應增益粗調和精調，由TS1根據(jù)增益調節(jié)算法對接收數(shù)據(jù)進行實時計算設置。

2.3 信號幅相校正

接收通道的采集信號I，Q兩通道存在幅度和相位誤差，會對后續(xù)信號處理的性能產生影響?？紤]正交通道幅度不平衡、相位不平衡以及隨機誤差等因素，在雷達處理機系統(tǒng)中設置幅相校正工作模式。在該模式下，利用信號采集系統(tǒng)的FPGA控制ADC對已知的標準正交信號進行采樣，信號處理系統(tǒng)的DSP對ADC數(shù)據(jù)進行FFT分析，得到正交校正系數(shù)并存儲在信號采集系統(tǒng)FPGA的修正系數(shù)寄存器中。系統(tǒng)工作時，調用該修正系數(shù)對I，Q通道的幅、相進行修正，以滿足后續(xù)信號處理的要求。修正系數(shù)可隨時進行刷新，以適應系統(tǒng)的變化。幅相校正過程如圖3所示。

圖3 幅相校正示意圖

2.4 數(shù)據(jù)傳輸

基帶采樣信號數(shù)據(jù)率200K／s，相干積累時間800ms，對應數(shù)據(jù)長度160K。為了便于數(shù)據(jù)傳輸和級聯(lián)處理，將數(shù)據(jù)流劃分為長度8K的數(shù)據(jù)塊（對應時間50ms）。

信號采集系統(tǒng)的采樣數(shù)據(jù)連續(xù)發(fā)送到本處理系統(tǒng)的FIFO中。當數(shù)據(jù)接收數(shù)量達到處理門限時，通過中斷方式觸發(fā)TS1的中斷響應程序，TS1啟動EDMA載入該塊數(shù)據(jù)。主程序的數(shù)據(jù)接收采取PING／PONG接收機制，PING空間數(shù)據(jù)載入后，將再次啟動DMA，并將目的地址設為PONG空間首地址。一個數(shù)據(jù)塊載入完成后，主程序開始進行處理。為保證不發(fā)生數(shù)據(jù)阻塞，單個數(shù)據(jù)塊處理時間應小于50ms。數(shù)據(jù)包的協(xié)議格式如表1，2所示。

表1 DSP間數(shù)據(jù)包傳輸格式

表2 附加格式說明

2.5 軟件優(yōu)化

本系統(tǒng)除了采用處理器流水級聯(lián)、大運算環(huán)節(jié)多片并行的拓撲結構外，還充分利用DSP自身的架構特點進行優(yōu)化，提升處理效率。

2.5.1 Ping／Pong及DMA

處理器間的數(shù)據(jù)傳輸全部通過DMA進行。處理器只消耗極短的時間片對傳輸進行配置，具體數(shù)據(jù)傳輸過程由DMA控制器管理。在傳輸過程中，DSP繼續(xù)進行數(shù)據(jù)運算處理。采用Ping／Pong方式提升總線效率，劃分獨立的存儲空間，數(shù)據(jù)傳輸和數(shù)據(jù)處理采用各自空間的數(shù)據(jù)，互不影響，避免了數(shù)據(jù)處理阻塞總線或數(shù)據(jù)傳輸占用運算時間資源。

TS201提供了24Mbit高速的內置存儲器，分為6個獨立的blocks，并在片內有兩條獨立的數(shù)據(jù)總線和獨立SOC總線。系統(tǒng)完全利用該資源，所有數(shù)據(jù)經外部SDRAM緩存后，在處理前先通過DMA載入內部存儲器，再送內核運算單元處理。參考信號和回波信號數(shù)據(jù)分別存放在不同的block中，且各分為Ping／Pong兩套空間，共占4個block；所有運算需要的加權系數(shù)、中間數(shù)據(jù)等，占用另外兩個block。當數(shù)據(jù)中斷發(fā)生時，DMA控制器將本塊數(shù)據(jù)存入一套空間；同時DSP內核運算單元處理另一套已寫入的數(shù)據(jù)。DMA控制器采用鏈式方式，參考信號數(shù)據(jù)塊鏈接回波信號數(shù)據(jù)塊，在數(shù)據(jù)就緒中斷響應程序中啟動參考信號傳輸；參考信號數(shù)據(jù)傳送完成后由DMA控制器自動加載回波數(shù)據(jù)傳輸?shù)呐渲脜?shù)，避免了對運算單元的干擾；數(shù)據(jù)傳輸完成后產生DMA中斷，表示通道空閑。大部分的DMA配置在代碼初始化階段完成；中斷響應程序中進行DMA的Ping／Pong地址指向的變換和DMA寄存器寫入。

2.5.2 并行處理

TS201是浮點DSP，直接支持浮點數(shù)據(jù)格式，解決了在雷達信號運算中的大動態(tài)范圍數(shù)據(jù)問題。該DSP包含了雙運算單元，各包含乘法器、加法器、移位器等；還包含了兩套尋址單元，可以提供相互獨立的尋址操作。為了滿足性能要求，系統(tǒng)對算法進行匯編級優(yōu)化，使算法中的乘、加和數(shù)據(jù)尋址運算并行占用對應的功能單元，使DSP核的流水運算單元飽和運行，達到最大的處理能力。

采用匯編并行化優(yōu)化的算法環(huán)節(jié)包括干擾對消（LMS算法）、二維相關（預加權FFT、相關運算）。濾波器階數(shù)按仿真分析應大于100階。在軟件處理系統(tǒng)中設為200階（4的指數(shù)倍），以滿足TS201的128bit總線寬度，提升總線傳輸效率。TS2以一個數(shù)據(jù)塊（8K）為單位進行一次對消處理。LMS濾波對消逐點運算處理，設濾波器階數(shù)為N，每次遞歸的運算量包括以下幾個部分，如表3所示。系統(tǒng)流水信號處理時序圖如圖4所示。

表3 對消算法運算量估計

每個復乘需要4次乘法，兩次加法。加法和乘法可以并行處理，不單獨計算。因此，兩個乘法單元全負荷運行時，一次復乘至少需要2個指令周期。

綜上可以得到，M點長的數(shù)據(jù)塊進行N階LMS對消，系數(shù)疊代更新和濾波的運算所耗指令周期約為：10×N×M。運行于600MHz的TS201處理器上，該條件下以上部分運算耗時26.7ms。為了達到最大運算效率，需要充分利用TS201的128bit總線寬度，在處理前需要將數(shù)據(jù)進行錯位排序。此操作耗時小于5ms。

圖4 系統(tǒng)流水信號處理時序圖

在TS3，TS4和TS5的二維相關環(huán)節(jié)，主要運算包括預加權操作、延時相關運算和加窗FFT運算。根據(jù)仿真分析，設定系統(tǒng)運算參數(shù)如表4所示。

表4 二維相關運算參數(shù)

所耗費的指令周期分別為N／D×Nh×2和N／D×Tdmax×Nh×2。在TS201處理器上，該條件下以上部分理論運算耗時27.4ms。

恒虛警檢測算法不具備連續(xù)數(shù)據(jù)乘加操作的特征，難以針對處理器架構進行優(yōu)化。該部分算法采用C語言代碼實現(xiàn)，利用編譯器的代碼優(yōu)化功能進行尋址算法效率的提升。

2.6 系統(tǒng)指標

本系統(tǒng)在外場進行了工程驗證，系統(tǒng)指標情況如下：基帶數(shù)據(jù)率：200K／s；信號帶標稱寬：80 kHz；檢測數(shù)據(jù)刷新率：800ms。50ms數(shù)據(jù)塊處理各種算法耗時如表5所示。

表5 50ms數(shù)據(jù)塊處理算法耗時 ms

3 結束語

針對電視伴音外輻射源雷達的大數(shù)據(jù)量、高實時性、大動態(tài)范圍的要求，本文設計了一種基于TS201DSP處理器的信號處理機，通過級聯(lián)的方式，將算法分布于多級處理器，對雷達接收信號進行流水處理，實現(xiàn)信號預處理、干擾對消、長時間相干處理、恒虛警檢測等功能。除利用多片處理器協(xié)同工作外，還在軟件上對核心運算量大的算法針對處理器架構進行了優(yōu)化，提升整理處理效率。經過外場試驗驗證，本平臺滿足了該雷達系統(tǒng)的功能、性能指標要求。

［1］ Griffiths H D，Baker C J.Passive coherent location radar systems.Part 1：Performance prediction［J］.IEEE Proceedings，Radar，Sonar and Navigation，2005，152（3）：153－159.

［2］ Baker C J，Griffiths H D，Papoutsis I.Passive coherent location radar systems.Part 2：Waveform properties［J］.IEEE Proceedings，Radar，Sonar and Navigation，2005，152（3）：160－168.

［3］ Griffiths H D，Baker C J，Ghaleb H，et al.Measurement and analysis of ambiguity functions of off－air signals for passive coherent location［J］.Electronics Letters，2003，39（13）：1005－1007.

［4］ Stein S.Algorithms for ambiguity function processing［J］.IEEE Transactions，Acoustics，Speech and Signal Processing，1981，29（3）：388－399.

［5］ Tolitieri R，Winograd S.Computing the ambiguity surface［J］.IEEE Transactions，Acoustics，Speech and Signal Processing，1985，33（5）：1239－1245.

［6］ 吳海洲，陶然，單濤.數(shù)字電視輻射源雷達基于空域濾波的直達波獲?。跩］.兵工學報，2009，30（2）：226－230.Wu Haizhou，Tao Ran，Shan Tao.Direct－path signal obtaining to digital video broadcasting transmitter radar based on the spatial filtering［J］.ACTA Armamentarii，2009，30（2）：226－230.

［7］ 陳文英.“空防暗哨”—— 無源雷達［J］.電子工程信息，2006，3：9－13，38.Chen Wenying.“Silent sentry”— Passive radar［J］.Electronic Engineering Information，2006，3：9－13，38.

［8］ Analog Devices Inc.ADSP－TS201TigerSHARC processor hardware reference［EB／OL］.（2013－05－12）.http：∥www.analog.com／static／imported－files／processor－manuals／396096833ts201－h(huán)wr.pdf.