摘要：隨著電子技術(shù)的發(fā)展，數(shù)碼產(chǎn)品漸漸的成為人們生活的一部分。本文提出一種基于FPGA簡易的數(shù)碼相框設(shè)計(jì)方案，實(shí)現(xiàn)把SD卡上彩色圖片呈現(xiàn)在液晶顯示器上。大容量、高速度的SDRAM作為緩存器，在處理信號同步上起到很大作用。此方案可以適用于各種彩色圖像顯示、視頻圖像再現(xiàn)等場合。

關(guān)鍵詞：數(shù)碼相框；FPGA；SD卡；液晶顯示器；SDRAM

中圖分類號：TP391.7 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號：1007-9599 （2012） 24-0158-02

1 概述

實(shí)現(xiàn)VGA上顯示一張彩色的圖片，就要求滿足一定的條件：包括圖片數(shù)據(jù)源、數(shù)據(jù)緩存、顯示器。CPU捕獲外部數(shù)據(jù)源，然后將獲取的數(shù)據(jù)源緩存在SRAM或者SDRAM等存儲(chǔ)芯片，最后以標(biāo)準(zhǔn)的時(shí)序給VGA刷屏。

數(shù)據(jù)源有靜態(tài)和動(dòng)態(tài)的。所謂靜態(tài)數(shù)據(jù)源，就是數(shù)據(jù)已經(jīng)保存在系統(tǒng)中，不能再改變的的數(shù)據(jù)源[1]。為了顯示真彩圖像，可以將圖像數(shù)據(jù)存放于SDRAM，或者Flash，從而通過讀取IC上已經(jīng)存儲(chǔ)的圖像數(shù)據(jù)，顯存于SRAM/SDRAM。動(dòng)態(tài)數(shù)據(jù)源可以是直接通過讀取存放于SD卡、U盤等移動(dòng)數(shù)據(jù)的圖片，通過圖片解碼來得到圖像數(shù)據(jù)；UART/USB等接口或者是網(wǎng)絡(luò)傳輸作為數(shù)據(jù)通道可以得到希望的圖像數(shù)據(jù)；攝像頭作為外部數(shù)據(jù)源，來采集圖像，傳輸至SDRAM/SRAM。

圖像的格式，有JPEG、BMP、PNG等多種格式；圖像的位數(shù)，也有單色、4灰、256色、4096色、16位真彩色、24位真彩色、32位真彩色這幾種。FPGA并行數(shù)據(jù)輸出，經(jīng)過數(shù)模轉(zhuǎn)換（電阻網(wǎng)絡(luò)轉(zhuǎn)換或者視頻轉(zhuǎn)換芯片），得到16位以上的VGA數(shù)據(jù)[2]。人眼不能分辨的極限，至少也需要16位真彩色。16位以上的數(shù)據(jù)，24位、32位，人眼基本無法分辨清楚，因此，要求不是很高的情況下16位真彩色已經(jīng)足夠勝任。最基本的分辨率有如VGA_640_480_60FPS_25MHz、VGA_800_600_72FPS_50MHz和VGA_1024_768_60FPS_65MHz。以至少25MHz的速度刷屏，需要實(shí)現(xiàn)顯卡刷屏的功能，最小圖片容量模式下的數(shù)據(jù)量是640*480*16=4915200Bits=600KB，再大些的數(shù)據(jù)量1024*768*16=1.5MB，如此大的圖片數(shù)據(jù)，就需要有如此容量的緩存區(qū)。

綜上，也就是說，要實(shí)現(xiàn)真彩圖像VGA顯示，一需要16位以上的VGA驅(qū)動(dòng)電路；二需要足夠的容量來存放圖片。

2 系統(tǒng)總體結(jié)構(gòu)設(shè)計(jì)

本系統(tǒng)設(shè)計(jì)以Altera EP2C8Q208C8為核心芯片，通過對SD卡、SDRAM、VGA接口的控制，實(shí)現(xiàn)彩色圖片的顯示。選用SD卡做存儲(chǔ)設(shè)備，可以方便、快捷、大量的存儲(chǔ)圖片；由于VGA掃描的時(shí)鐘頻率較高，而SD卡數(shù)據(jù)源讀取的速度達(dá)不到VGA的時(shí)序要求，需要加一片SDRAM做圖像數(shù)據(jù)緩存，只要時(shí)序控制好，就可以達(dá)到數(shù)據(jù)的高速傳遞。整體設(shè)計(jì)結(jié)構(gòu)如圖1所示。

圖1 系統(tǒng)總體結(jié)構(gòu)

2.1 SD卡

SD卡有兩種接口模式：SD模式和SPI模式，本文使用SPI模式。SPI模式由一個(gè)由基于閃存SD存儲(chǔ)卡提供的次要通信協(xié)議組成，此模式是SD存儲(chǔ)卡協(xié)議的子集。此接口在上電（CMD0）后的每一個(gè)復(fù)位命令期間被選擇[3]。SPI標(biāo)準(zhǔn)只定義物理鏈接，而不提供數(shù)據(jù)傳輸協(xié)議。SPI模式執(zhí)行利用SD存儲(chǔ)卡協(xié)議和命令集的子集。

SD卡的上電初始化過程：

（1）適當(dāng)延遲等待SD就緒

（2）發(fā)送74+個(gè)spi_clk，且保持spi_cs_n=1、spi_mosi=1

（3）發(fā)送CMD0命令并且等待響應(yīng)R1=8’h01，將卡復(fù)位到IDLE狀態(tài)

（4）發(fā)送CMD1命令并且等待響應(yīng)R1=8’h00，激活卡的初始化進(jìn)程

（5）發(fā)送CMD16命令并且等待響應(yīng)R1=8’h00，設(shè)置一次讀寫B(tài)LOCK的長度為512字節(jié)

SD數(shù)據(jù)讀取操作：

（1）發(fā)送命令CMD17

（2）接收讀數(shù)據(jù)起始令牌0xFE

（3）讀512字節(jié)數(shù)據(jù)以及2個(gè)字節(jié)的CRC

SD命令CMD發(fā)送控制：

（1）發(fā)送8個(gè)時(shí)鐘脈沖

（2）SD卡片選CS拉低，即片選有效

（3）連續(xù)發(fā)送6個(gè)字節(jié)命令

（4）接受1個(gè)字節(jié)響應(yīng)數(shù)據(jù)

（5）SD卡片選CS拉高，即關(guān)閉SD卡

2.2 SDRAM

在基于FPGA的圖象處理系統(tǒng)中，常常需要用到大容量、高速度的存儲(chǔ)器。而在各種隨機(jī)存儲(chǔ)器件中，SDRAM的價(jià)格低、體積小、速度快、容量大，是比較理想的器件。但SDRAM的控制邏輯比較復(fù)雜，對時(shí)序要求也十分嚴(yán)格，使用很不方便，這就要求有一個(gè)專門的控制器，使系統(tǒng)用戶能很方便地操作SDRAM。

SDRAM需要正確的上電邏輯和模式設(shè)置來進(jìn)入期望的工作模式。訪問特定的邏輯單元必須先激活相應(yīng)的存儲(chǔ)塊，并鎖定對應(yīng)的行列地址。另外，必須有定時(shí)的刷新邏輯保持?jǐn)?shù)據(jù)不丟失，SDRAM有多種操作模式，由引腳CS#、RAS#、CAS#、WE#和地址信號的不同狀態(tài)來決定，SDRAM控制器必須為SDRAM提供滿足時(shí)序要求的這些控制信號，以準(zhǔn)確地控制SDRAM的各種不同操作[4]。

控制器的設(shè)計(jì)包括以下幾點(diǎn)：

（1）初始化。包括等待200us，這是SDRAM的輸入穩(wěn)定期；所有L-BANK預(yù)充電；至少8個(gè)預(yù)刷新周期。

（2）自動(dòng)刷新。

（3）支持Burst長度為8的讀寫操作。

（4）讀、寫、自動(dòng)刷新和初始化之間的優(yōu)先級仲裁機(jī)制以及轉(zhuǎn)換機(jī)制。

具有以上功能的SDRAM控制器可以滿足系統(tǒng)對SDRAM訪問的需要，不僅可以減小開發(fā)難度，還可以節(jié)省系統(tǒng)資源和成本，提升系統(tǒng)的性能。

2.3 VGA顯示

（1）VGA時(shí)序

VGA接口是顯示卡上輸出模擬信號的接口，也叫D-Sub接口。這種接口上面共有15個(gè)針孔，分成3排，每排5個(gè)，通過模擬VGA接口顯示圖像的工作原理，將計(jì)算機(jī)內(nèi)部以數(shù)字方式生成的顯示圖像信息，通過顯卡中的ADC轉(zhuǎn)變?yōu)镽、G、B三基色信號和行、場同步信號，通過電纜傳輸?shù)斤@示設(shè)備中[5]。

VGA的時(shí)序包括水平時(shí)序和垂直時(shí)序，且兩者都包含的時(shí)序參數(shù)有：水平（垂直）同步脈沖、水平（垂直）同步脈沖結(jié)束到有效顯示數(shù)據(jù)區(qū)開始之間的寬度（后沿）、有效顯示區(qū)寬度、有效數(shù)據(jù)顯示區(qū)結(jié)束到水平（垂直）同步脈沖寬度開始之間的寬度（前沿）。水平有效顯示區(qū)寬度與垂直有效顯示區(qū)寬度邏輯與的區(qū)域?yàn)榭梢晠^(qū)域，其他區(qū)域?yàn)橄[區(qū)。

一行或一場的時(shí)序信息如圖2所示。

圖2 行/場時(shí)序圖

（2）VGA驅(qū)動(dòng)

為匹配VGA接口，還需要加上一個(gè)VGA驅(qū)動(dòng)器，實(shí)際上起到D/A轉(zhuǎn)換的作用。采用權(quán)電阻電路顯現(xiàn)VGA

接口的阻抗匹配網(wǎng)絡(luò)，根據(jù)測試結(jié)果可以發(fā)現(xiàn)這種形式的網(wǎng)絡(luò)電路也可以實(shí)現(xiàn)很清晰效果。VGA接口協(xié)議規(guī)定，R、G、B分別為紅綠藍(lán)三基色模擬電壓為0～0.714V，0V代表無色，0.714V代表滿色[6]。三基色源端及終端的匹配電阻均為75歐姆，因此以R基色為例，電路形式如圖3所示，G、B基色的匹配網(wǎng)絡(luò)跟R基色一樣。

圖3 R基色阻抗匹配網(wǎng)絡(luò)

令Rx為5位權(quán)電阻網(wǎng)絡(luò)的等效電阻，當(dāng)5位全為1時(shí)

Rx=R||2R||4R||8R||16R

有如下關(guān)系

3.3/（Rx+75）= 0.714/75

可以得出，等效電阻Rx = 271.6歐，R =526.225歐?？紤]到所有電阻都必須取標(biāo)稱值的原因，故將R取為500歐，這樣跟理論值會(huì)存在一些誤差。

由上可知

Rx=0.5K||1K||2K||4K||8K ≈258Ω

V0=75Ω/（75Ω+8KΩ）*3.3V=0.03V

V4=75Ω/（75Ω+258Ω）*3.3V=0.743V

3 結(jié)束語

在許多圖像處理系統(tǒng)中，速度快、容量大的SDRAM起到顯著作用，本文依據(jù)SDRAM為緩存器設(shè)計(jì)了一種實(shí)時(shí)圖像顯示系統(tǒng)。FPGA控制讀取SD卡里的圖像信號，經(jīng)由SDRAM緩存顯示到液晶顯示器上，可以根據(jù)設(shè)計(jì)按鍵實(shí)現(xiàn)上翻下翻或自動(dòng)瀏覽圖片。本設(shè)計(jì)為一種簡易的圖片顯示方案，效果清晰，操作簡單，適合多種場合應(yīng)用。

參考文獻(xiàn)：

[1]夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[M].北京：北京航空航天大學(xué)出版社，2006.

[2]劉凌.數(shù)字信號處理的FPGA實(shí)現(xiàn)[M].清華大學(xué)出版社，2011（03）.

[3]吳厚航.深入淺出玩轉(zhuǎn)FPGA[M].北京：北京航空航天出版社，2011.

[4]朱正偉.EDA計(jì)數(shù)及應(yīng)用[M].北京：清華大學(xué)出版社，2005，1-17.

[5]羅建軍.VGA適用編程計(jì)數(shù)[M].北京：清華大學(xué)出版社，2007，7-30.

[6]夏宇聞.復(fù)雜數(shù)字電路與系統(tǒng)的Verilog HDL設(shè)計(jì)技術(shù)程[M].北京：北京航空航天大學(xué)出版社，1998.