李新貝 高山 譚超 邵根忠

（山東航天電子技術(shù)研究所，山東煙臺(tái) 264670）

1 引言

隨著航天技術(shù)的快速發(fā)展，越來越多復(fù)雜電子產(chǎn)品出現(xiàn)在星載系統(tǒng)中，眾多電子設(shè)備之間時(shí)時(shí)刻刻在交互通信，通信的可靠性成為星船研制過程中需要重點(diǎn)解決的問題?？偩€通信技術(shù)的應(yīng)用，大大提高了航天電子系統(tǒng)的性能和可靠性，使得系統(tǒng)具有可維護(hù)性。目前1553B 總線通信在星船電子設(shè)備中的應(yīng)用非常普遍［1］。在采用1553B 總線的綜合電子系統(tǒng)中，每一個(gè)分系統(tǒng)都必須具有1553B 總線接口才能完成分布式通信任務(wù)，因此，總線接口設(shè)計(jì)的重要性不言而喻［2］。

1553B總線接口形式主要有2種：直接耦合方式和變壓器耦合方式。為保證1553B 總線正常通信，本文基于疊加定理對(duì)變壓器耦合方式下1553B總線接口進(jìn)行建模，運(yùn)用Matlab軟件進(jìn)行仿真與分析，探討了相關(guān)電阻對(duì)輸入電壓信號(hào)U的影響，得出了相應(yīng)的阻值范圍。通過軟件模擬能有效減輕工程設(shè)計(jì)的工作量，同時(shí)在一定程度上提高了設(shè)計(jì)的準(zhǔn)確性，對(duì)1553B 總線接口設(shè)計(jì)具有一定的指導(dǎo)意義。

2 1553B總線的建模與仿真

在航天電子設(shè)備的研制過程中，變壓器耦合方式的1553B總線接口電路如圖1所示［3］。

圖1中，BC為總線控制器，RT 為遠(yuǎn)程終端。

在實(shí)際應(yīng)用中，總線協(xié)議處理器通常采用專用接口芯片，用來實(shí)現(xiàn)協(xié)議層的處理。目前使用較為廣泛的接口芯片是美國DDC 公司的ACE 系列芯片，其中以BU-61580最為典型。BU-61580是一種全集成化多協(xié)議接口芯片，由兩個(gè)低功耗的雙端收發(fā)器、協(xié)議邏輯、存儲(chǔ)器管理邏輯、處理器接口邏輯及4K×16位bit內(nèi)置共享靜態(tài)RAM，以及直接面向主處理器的緩存接口組成。該芯片集成了BC／RT／MT功能，具有靈活的存儲(chǔ)器／主處理器接口，可擴(kuò)展64K×16位bit外部RAM［4］。

通常1553B 芯片因廠家、規(guī)格的不同，其接口電路的匹配電阻、隔離電阻等阻值也不盡相同。結(jié)合工程實(shí)踐，圖1中總線控制器D1、遠(yuǎn)程終端D2均選用了DDC公司的BU-61580S6接口芯片，供電電壓取額定電壓5．0V；兩耦合變壓器D3、D4選用了B-3226芯片，變壓比為1∶2．5；圖1中R1～R4分別為BC、RT 的隔離電阻，通常取典型值R1＝R2＝R3＝R4＝RS＝55Ω，其目的是為了防止某一支路或終端短路對(duì)整個(gè)通信系統(tǒng)造成影響。R5、R6為終端匹配電阻，典型值為70～85Ω，常取R5＝R6＝RT，跨接在遠(yuǎn)端BC 輸出端和RT 輸入端之間，用于消除傳輸線阻抗不連續(xù)時(shí)的反射干擾［5］；R7、R8為雙絞傳輸線等效阻抗RW。為了預(yù)測(cè)該接口的可靠性，應(yīng)根據(jù)接口電路的等效模型來分析隔離電阻RS、終端匹配電阻RT和傳輸線阻抗RW對(duì)RT 端輸入電壓信號(hào)U的影響。首先，需計(jì)算出該接口電路的傳遞函數(shù)表達(dá)式U＝f（R）。

下文重點(diǎn)對(duì)1553B 總線相關(guān)電阻RS、RT、RW與D2的輸入電壓U之間的關(guān)系進(jìn)行計(jì)算與分析。

2．1 接口等效電路模型

如圖2所示，以1553B總線推薦電壓為例，即D1輸出電壓信號(hào)Pout、Nout之間電壓峰峰值VPP為11．6 V，通過變壓比為1∶2．5的變壓器D3后的兩信號(hào)Pout1、Nout1之間的電壓峰峰值VPP1為（11．6×2．5）V。D2兩輸入端差分輸入阻抗Rd取最小值2．5kΩ，在不考慮變壓器的容性、感性阻抗情況下［6］，從而得出D4的等效輸入阻抗RL為2．52×Rd，根據(jù)疊加定理對(duì)以上電路進(jìn)一步等效如圖3。從而可計(jì)算出D2輸入端電壓U與各電阻之間的表達(dá)式。

圖2 變壓器耦合方式的1553B總線接口電路圖Fig．2 Interface circuit of 1553Bbus based on transformer coupled mode

圖3 電壓源激勵(lì)的等效電路圖Fig．3 Equivalent circuit model based on excitation voltage source

BU-61580S6輸入端高電壓可靠識(shí)別的最大范圍為2．0V≤ViH≤5．8V（ViH為輸入高電平范圍），這是保證正常可靠通信的基本條件［7］?；贛atlab仿真軟件，從以下3個(gè)方面進(jìn)行分析：

（1）在理想雙絞傳輸線情況下，當(dāng)RT＝77．5Ω時(shí)，討論隔離電阻RS阻值的選取范圍；

（2）在理想雙絞傳輸線情況下，當(dāng)RS＝55 Ω時(shí)，討論終端匹配電阻RT的優(yōu)選范圍；

（3）在（1）、（2）兩種理想狀態(tài)的分析基礎(chǔ)上，當(dāng)RT＝77．5Ω 和RS＝55Ω 時(shí)，討論實(shí)際1553B總線雙絞傳輸線電阻RW的阻值范圍。

2．2 Matlab軟件仿真與分析

BU-61580S6輸入高電平的電壓范圍為2．0～5．8V，利用Matlab軟件分別對(duì)U-RS、U-RT、U-RW三種特性曲線進(jìn)行仿真與分析，探討電阻RS、RT、RW對(duì)輸入電壓U的影響。

2．2．1U-RS特性曲線

在雙絞傳輸線阻抗為0（即理想狀態(tài)）情況下，當(dāng)RT＝77．5Ω 時(shí)（即：RT取推薦阻值范圍的中間值），針對(duì)D2輸入電壓U與隔離電阻RS之間的關(guān)系曲線進(jìn)行仿真，如圖4和表1所示。

圖4 1553B總線接口的U-RS 關(guān)系曲線圖Fig．4 U-RSrelation curve of 1553Bbus interface

表1 1553B總線接口的U-RS 關(guān)系曲線仿真數(shù)據(jù)表Table 1 Data on the U-RSrelation curve of 1553Bbus interface

由圖4、表1可知，當(dāng)隔離電阻RS取值區(qū)間在［0，100］時(shí)，隨著RS的增大，1553B總線RT 端輸入電壓U幅值不斷減小，并趨于緩慢；區(qū)間在［0，19．2］時(shí)，U隨RS的變化顯著；當(dāng)RS＝19．2Ω 時(shí)，U達(dá)到高電平最大門檻電壓5．8 V；當(dāng)RS＝91．4 Ω時(shí)，U幅值為高電平最小門檻電壓2．0V；當(dāng)RS≥91．4Ω 時(shí)，此時(shí)RT 已不能正常接收信號(hào)，1553B總線無法可靠通信。

要保證RT 端輸入電壓U為高電平，總線接口的隔離電阻RS應(yīng)滿足：19．2Ω≤RS≤91．4Ω。根據(jù)1553B總線手冊(cè)推薦，RS通常取典型值55Ω，與以上RS阻值范圍的中間值55．3Ω 一致，進(jìn)一步印證了該仿真結(jié)果的正確性；當(dāng)RS＝55Ω 時(shí)，U為2．995V，能夠保證總線可靠通信。

2．2．2U-RT特性曲線

在理想雙絞傳輸線情況下，當(dāng)RS＝55 Ω 時(shí)（即：RS取推薦的典型值），針對(duì)D2輸入電壓U與隔離電阻RT之間的關(guān)系曲線進(jìn)行仿真，如圖5 和表2所示。

圖5 1553B總線接口的U-RT 關(guān)系曲線圖Fig．5 U-RTrelation curve of 1553B bus communication

表2 1553B總線接口的U-RT 關(guān)系曲線仿真數(shù)據(jù)表Table 2 Data on the U-RTrelation curve of 1553Bbus interface

由圖5、表2可知，當(dāng)總線終端匹配電阻RT取值區(qū)間在［0，250］時(shí)，隨著RT的增大RT 端輸入電壓U幅值不斷增大；當(dāng)RT＝0時(shí)，U取最小值0V；當(dāng)RT＝46．2 Ω 時(shí)，U幅值剛好達(dá)到了門檻電壓2．0V。當(dāng)RT取值區(qū)間在［0，46．2］時(shí)，輸入電壓U小于高電平的最小門檻電壓2．0V，1553B 總線無法正常通信；區(qū)間在［46．2，224．8］時(shí)，此時(shí)滿足輸入電壓U范圍要求，總線能夠正常通信；當(dāng)RT取值區(qū)間在［224．8，250］時(shí)，輸入電壓U大于高電平的最大門檻電壓5．8V，總線工作不正常。

要保證RT 端輸入電壓U為高電平，終端匹配電阻RT阻值應(yīng)滿足：46．2Ω≤RT≤224．8Ω。通常將U取值范圍控制在2．7～3．2V 之間，此時(shí)可得出RT的優(yōu)選范圍為：67．5Ω≤RT≤84．9Ω，可保證總線可靠通信，該優(yōu)選范圍的RT中間值為76．2Ω，與1553B總線推薦范圍的RT中間值77．5Ω 一致。

2．2．3U-RW特性曲線

由于實(shí)際1553B總線雙絞傳輸線阻抗的存在，基于以上兩種理想狀態(tài)下的分析結(jié)果，當(dāng)RT、RS分別取阻值范圍的中間值（即RT＝77．5Ω、RS＝55Ω）時(shí)，對(duì)RT端輸入電壓U與傳輸線電阻RW之間的特性曲線進(jìn)行仿真分析，見圖6和表3。

圖6 1553B總線接口的U-RW 關(guān)系曲線圖Fig．6 U-RWrelation curve of 1553B bus communication

表3 1553B總線接口的U-RW 關(guān)系曲線仿真數(shù)據(jù)表Table 3 Data on the U-RWrelation curve of 1553Bbus interface

結(jié)合圖6和表3可知，當(dāng)傳輸線電阻RW取值區(qū)間在［0，50］時(shí)，隨著RW的增大RT端輸入電壓U幅值不斷減小。當(dāng)RW＝0Ω 時(shí)，U取最大值2．995V；當(dāng)RW＝30．5Ω 時(shí)，U幅值剛好達(dá)到了門檻電壓2．0 V。當(dāng)RW取值區(qū)間在［0，30．5］時(shí)，1553B總線能夠正常通信；區(qū)間在［30．5，50］時(shí)，不能滿足輸入電壓U范圍要求，隨著RW增大總線通信異常，不能正常工作。

要保證RT 端輸入電壓U為高電平，實(shí)際1553B總線雙絞傳輸線電阻RW阻值應(yīng)滿足：0Ω≤RW≤30．5Ω，一般使用上是可以滿足的。

3 結(jié)束語

研究1553B總線通信的關(guān)鍵，是建立總線接口的等效模型和進(jìn)行阻抗匹配計(jì)算［8］。在忽略雙絞線阻抗等情況下，建立理想狀態(tài)下的等效模型，證明了模型的有效性，結(jié)合仿真圖和工程實(shí)踐得出：①當(dāng)終端匹配電阻RT＝77．5Ω 時(shí)，確定了RS的選取范圍：19．2Ω≤RS≤91．4Ω；②當(dāng)RS＝55Ω 時(shí)，RT的優(yōu)選范圍為：67．5Ω≤RT≤84．9Ω；③基于以上2種理想分析結(jié)果，當(dāng)RS＝55Ω、RT＝77．5Ω 時(shí)，確定了正常使用的RW范圍：0Ω≤RW≤30．5Ω。

本文建立了一種1553B 總線接口的等效模型和計(jì)算仿真方法，驗(yàn)證了1553B總線手冊(cè)推薦參數(shù)的合理性，這對(duì)更好地指導(dǎo)工程設(shè)計(jì)，保證1553B總線通信的完整性和可靠性是有益的。

（References）

［1］鄭先成，張國俊，張曉斌．基于TMS320F2812 和DSP／BIOS的1553B 總線接口設(shè)計(jì)［J］．測(cè)控技術(shù)，2008，27（7）：53-55

Zheng Xiancheng，Zhang Guojun，Zhang Xiaobin．Design of 1553B bus interface based on TMS320F2812 and DSP／BIOS［J］．Measurement ＆ Control Technology，2008，27（7）：53-55（in Chinese）

［2］周遠(yuǎn)林，吳忠，丑武勝．基于BU-61580的1553B總線接口設(shè)計(jì)［J］．計(jì)算機(jī)工程與應(yīng)用，2010，46（35）：65-67

Zhou Yuanlin，Wu Zhong，Chou Wusheng．Design of 1553Bbus interface based on BU-61580［J］．Computer Engineering and Applications，2010，46（35）：65-67（in Chinese）

［3］汪海英．1553B 總線用單／雙耦合器［J］．光線與電纜及其應(yīng)用技術(shù)，2008，1：15-40

Wang Haiying．Single or double couplers used for 1553Bbus［J］．Optical Fiber ＆ Electric Cable，2008，1：15-40（in Chinese）

［4］DDC．ACE／Mini-ACE series BC／RT／MT advanced communication engine integrated 1553terminal user’s guide［Z］．New York：Data Device Corp，1999

［5］李新貝，譚超，高山，等．星上RS422接口電路的建模與仿真［J］．航天器工程，2011，20（1）：102-106

Li Xinbei，Tan Chao，Gao Shan，et al．Modeling and simulation of the RS422interface circuit on satellite［J］．Spacecraft Engineering，2011，20（1）：102-106（in Chinese）

［6］元增民．變壓器輸入阻抗與輸出阻抗的分析計(jì)算［J］．變壓器，2006，43（8）：5-10

Yuan Zengmin．Calculation and analysis of input and output impedance of transformer［J］．Transformer，2006，43（8）：5-10（in Chinese）

［7］尋建暉．1553B總線系統(tǒng)的建模與仿真［M］．西安：西安電子科技大學(xué)，2011：9-30

Xun Jianhui．Moedling and simulation of the 1553Bbus［M］．Xi’an：Xi’an University，2011：9-30（in Chinese）

［8］李新貝，高山，譚超，等．星載LVDS總線通信接口研究［J］．航天器工程，2011，20（4）：111-116

Li Xinbei，Gao Shan，Tan Chao，et al．Study of LVDS interface circuit in spacecraft［J］．Spacecraft Engineering，2011，20（4）：111-116（in Chinese）