唐玉蘭， 陳建慧

（1.無錫城市學(xué)院 電子信息工程系，江蘇 無錫 214151；2.無錫職業(yè)技術(shù)學(xué)院，江蘇 無錫 214121）

近年來，由于大規(guī)模集成電路制造工藝和技術(shù)的進(jìn)一步發(fā)展，電路的集成度水平不斷提高，片上系統(tǒng)（SOC）得到了廣泛的推廣，加快了模擬集成電路的進(jìn)一步發(fā)展。而數(shù)模轉(zhuǎn)換器（Digital to Analog Converter，DAC）［1－2］和模數(shù)轉(zhuǎn)換器（Analog to Digital Converter，ADC）是聯(lián)系現(xiàn)代數(shù)模電路中的重要接口部件，其重要性已經(jīng)得到廣泛認(rèn)識。隨著電路系統(tǒng)的進(jìn)一步復(fù)雜，要求ADC，DAC等接口電路具有更高的精度和傳輸速度。

數(shù)模轉(zhuǎn)換器［3－6］主要由電流源陣列、高精度可編程基準(zhǔn)電流源［7］，DAC編解碼電路等核心部件組成。其中，基準(zhǔn)電流源是超大規(guī)模集成電路和電子系統(tǒng)的重要組成部分，廣泛應(yīng)用于ADC、DAC、高精度比較器、隨機(jī)動態(tài)存儲器、閃存以及系統(tǒng)集成芯片中。而在DAC中，精確的帶隙基準(zhǔn)電流源是十分關(guān)鍵的器件，占有很重要的地位。帶隙基準(zhǔn)電流源電路的輸出電路幾乎不受溫度和電源電壓變化的影響［8］，并且可以實(shí)現(xiàn)電源抑制比和低溫度系數(shù)，這就使得帶隙基準(zhǔn)電流電路成了DAC電路芯片中不可缺少的關(guān)鍵部件。

現(xiàn)有的設(shè)計(jì)基準(zhǔn)電流電路的方法主要有三種。第一，通過抵消遷移率的負(fù)溫度特性和基準(zhǔn)電壓的正溫度特性這種方法可以得到基準(zhǔn)電流［9］；第二種方法也屬于通過互抵消產(chǎn)生基準(zhǔn)電流的途徑，正溫度系數(shù)電流由帶隙基準(zhǔn)電路來產(chǎn)生，而負(fù)溫度系數(shù)電流是由VEB得到的；第三種方式主要是用非帶隙電路通過二階溫度補(bǔ)償產(chǎn)生基準(zhǔn)電流［10］。為了實(shí)現(xiàn)電源抑制比（PSRR）和低溫度系數(shù)，提高基準(zhǔn)源的指標(biāo)，從而進(jìn)一步提高電路的性能，因此，本文提出了一種基于0.18μm標(biāo)準(zhǔn)CMOS工藝的高精度帶隙可編程基準(zhǔn)電流源的設(shè)計(jì)方案，成功應(yīng)用于14位高速DAC中。

1 傳統(tǒng)帶隙基本原理

在DAC數(shù)據(jù)轉(zhuǎn)換器中，存在一個(gè)穩(wěn)定精確的基準(zhǔn)源是必要的，它是數(shù)模轉(zhuǎn)換電路中的關(guān)鍵部分，它的性能與量化精度緊密相關(guān)，影響著DAC的轉(zhuǎn)換精度。在CMOS技術(shù)中，一般采用帶隙基準(zhǔn)電路，取得一個(gè)較寬的溫度范圍內(nèi)獲得隨溫度變化較小的基準(zhǔn)電壓。傳統(tǒng)帶隙基準(zhǔn)源電路如圖1所示。

圖1 傳統(tǒng)的CMOS帶隙基準(zhǔn)源電路Fig.1 Traditional CMOS bandgap reference circuit

式中：Eg是硅的帶隙能量，T是絕對溫度。雙極晶體管VEB的差值為ΔVEB，它工作在不同電流密度時(shí)與絕對溫度成正比：

帶隙基準(zhǔn)源的基本原理就是將一個(gè)具有負(fù)溫度系數(shù)和正溫度系數(shù)的兩個(gè)電壓以不同的權(quán)重相加得到一個(gè)與溫度無關(guān)的基準(zhǔn)電壓［11］。如圖1中所示，運(yùn)算放大器A0、P管M1和M2構(gòu)成一個(gè)使得運(yùn)放正負(fù)輸入端電壓相等的負(fù)反饋。電阻R1上的電壓ΔVEB是對稱三極管Q1和Q2的差值，這兩個(gè)三極管的發(fā)射極面積之比同為N。這個(gè)差值電壓ΔVEB和絕對溫度是正比關(guān)系，而該運(yùn)放的輸入電流又為零，所以絕對溫度與加在電阻R1和R2上的電壓也滿足正比的關(guān)系。所以可通過合理選擇R1、R2的值，得到與溫度無關(guān)的輸出電壓：

其中，負(fù)溫度系數(shù)和正溫度系數(shù)分別位于公式的第一項(xiàng)和第二項(xiàng)。VEB與溫度之間的關(guān)系是非線性的，補(bǔ)償VEB中的線性項(xiàng)的方法，可以通過選擇合適的電阻R1，R2和n值。新工藝中一般要求實(shí)現(xiàn)低壓低功耗，而傳統(tǒng)帶隙基準(zhǔn)源的輸出電壓一般處于較高位置，可見雖然已經(jīng)采用了PTAT抵消VEB中的線性項(xiàng)的方法，但是非線性項(xiàng)仍然被保留了下來。

帶隙電路的非理想性在于，第一，CMOS垂直管的β值低，因此垂直PNP管基區(qū)等效串聯(lián)電阻較大，對設(shè)計(jì)存在重要的影響。第二，垂直PNP管的BE間電壓與電流為非嚴(yán)格的指數(shù)關(guān)系，所以需要進(jìn)行溫度補(bǔ)償。

2 高精度帶隙可編程基準(zhǔn)電流源

2.1 高精度帶隙基準(zhǔn)電路

通過減少失調(diào)電壓的影響可以提高帶隙基準(zhǔn)精度。在圖1中所示的帶隙基準(zhǔn)電路中加上運(yùn)放的失調(diào)電壓VOS，那么上式（3）可以轉(zhuǎn)換成下面的形式：

因此，可以通過減小R2／R1的值減少失調(diào)電壓的影響。圖2為所設(shè)計(jì)的高精度運(yùn)放。為了保證輸出電壓，設(shè)計(jì)的電路采用級聯(lián)PNP管來減少失調(diào)電壓的影響。由于失調(diào)電壓對于電路的對稱性有較大影響，因此采用指狀交叉的版圖設(shè)計(jì)方式來保證運(yùn)放對管的對稱性。

如圖2中所示，Q1和Q2是PTAT的電流偏置量，Q3也是一個(gè)電流偏置量，但它的大小與溫度沒有聯(lián)系。電阻R3上的電壓為Q1、Q2和Q3基極－發(fā)射極的電壓差，可以產(chǎn)生一個(gè)非線性電流，用于補(bǔ)償高階項(xiàng)：

圖2 高精度帶隙基準(zhǔn)電路Fig.2 High precision bandgap reference circuit

因此，得到基準(zhǔn)電壓為：

2.2 可編程基準(zhǔn)電流源電路

所設(shè)計(jì)的可編程基準(zhǔn)電流源電路結(jié)構(gòu)如圖3所示，M10和M11把電流IDAC和Iref相加，然后鏡像到M13～M14支路。其中，電流IDAC是由8位的DAC轉(zhuǎn)換器產(chǎn)生的，而電流Iref是由M5和M6通過鏡像得到的。此時(shí)，流過M7－M8的電流Ibias為Iref與IDAC之和。這里設(shè)計(jì)的DAC轉(zhuǎn)換器的輸出電流范圍為8～32mA，為電流可控性DAC?？煽匦缘膶?shí)現(xiàn)是用改變DAC轉(zhuǎn)換器的輸入數(shù)字信號的方法，從而調(diào)節(jié)IDAC，達(dá)到調(diào)節(jié)Ibias的目的來實(shí)現(xiàn)的。

圖3 可編程基準(zhǔn)電流源電路結(jié)構(gòu)Fig.3 Circuit structure of the programmable reference source

3 仿真及測試結(jié)果

3.1 帶隙基準(zhǔn)電路的仿真結(jié)果

圖2所設(shè)計(jì)的帶隙基準(zhǔn)的溫度特性如圖4所示。溫度從－40℃增大至＋120℃時(shí)，基準(zhǔn)電壓變化為3.2mV。很明顯可以看到，達(dá)到了設(shè)計(jì)要求。

圖4 帶隙基準(zhǔn)電路的溫度特性Fig.4 Bandgap voltage as a function of temperature

圖5為可編程基準(zhǔn)源電路的仿真波形圖，電路外接50Ω電阻，DAC編程信號D0～D7工作在125 MHz速度，D0～D7從0～255依次從小到大變化得到的基準(zhǔn)電流源的輸出電流瞬態(tài)曲線?？梢钥闯龌鶞?zhǔn)電流源的輸出電流按照DAC數(shù)字編程控制信號的變化從1.2μA依次增大到4.2μA，功能完全正確。

圖5 可編程基準(zhǔn)電流源輸出電流瞬態(tài)曲線Fig.5 Transient current output of the programmable reference source

3.2 DAC的整體版圖和仿真結(jié)果

最終設(shè)計(jì)的DAC整體版圖如圖6所示，圖7為DAC的正弦編碼仿真波形。版圖采用SMIC 0.18 μm 1P6M設(shè)計(jì)規(guī)則設(shè)計(jì)。圖7中顯示的波形為RSET＝10kΩ，CODE＝127。從圖中曲線可得，最大輸出電流為19.6mA左右，帶隙基準(zhǔn)為1.15V。在實(shí)際應(yīng)用中，可根據(jù)具體要求，調(diào)節(jié)CODE和RSET的值，從而調(diào)節(jié)輸出電流大小，達(dá)到可控電流大小的需求。從圖中分析可得，設(shè)計(jì)達(dá)到了應(yīng)用需求。

4 結(jié) 論

本文提出了一種新穎的CMOS高精度帶隙可編程基準(zhǔn)電路，整個(gè)電路采用了0.18μm標(biāo)準(zhǔn)CMOS工藝，仿真結(jié)果表明，溫度在－40～120℃范圍內(nèi)時(shí)，基準(zhǔn)電壓變化為3.2mV。該電路成功應(yīng)用于14位高速DAC中，在應(yīng)用中可根據(jù)實(shí)際電路的要求，調(diào)節(jié)RSET值和CODE值，控制輸出電流變換，從而達(dá)到電流的可控可調(diào)。另外，此電路在對性能要求較高的數(shù)模混合電路中有廣泛的應(yīng)用潛力。

［1］Van der Plas G，Vandenbussche J，Sansen W，et al.A 14－bit intrinsic accuracy Q2random walk CMOS DAC ［J］.IEEE J.Solid－State Circuits，1999，34（12）：1708－1718.

［2］Douglas A. Mercer，Low－Power Approaches to High－Speed Current－Steering Digital－to－Analog Converters in 0.18－um CMOS ［J］.IEEE J.Solid－State Circuits，2008，42（8）：1688－1698.

［3］Cong Y，Geiger R.A 1.5－V 14－bit 100－MS／s selfcalibrated DAC ［J］.IEEE J.Solid－State Circuits，2003，38（12）：2051－2060.

［4］Bastos J，Marques A，Steyaert M，et al.A 12－bit intrinsic accuracy high－speed CMOS DAC ［J］.IEEE J.Solid－State Circuits，1998，33（12）：1959－1969.

［5］Miki T，Nakamura Y，Nakaya M，et al.An 80MHz 8bit CMOS D／A Converter［J］.IEEE J.Solid－State Circuits，1986（10）：983－988.

［6］Nakamura Y，Miki T，Maeda A，et al.A 10－bit 70MS／s CMOS D／A converter［J］.IEEE J.Solit－State Circuits，1991，26：637－642.

［7］Guan X K，Wan G A.A 3V110μW 3.1ppm／℃Curvature compensated CMOS bandgap reference ［C］IEEE ISCAS.Island of Kos，Greece，2006：602－606.

［8］張欣旺，孟海濤，杜占坤，等.低于1×10－6／℃的低壓CMOS帶隙基準(zhǔn)電流源［J］.半導(dǎo)體技術(shù)，2010，35（5）：485－488.

［9］Dehghani R，Atarodi S M.A new low voltage precision CMOS current reference with no external components［J］.IEEE Trans on Circuits and SystemsⅡ，Analog and Digital Signal Proce，2003，50（12）：928－932.

［10］Fiori F，Crovetti P.A new compact temperaturecompensated CMOS current reference ［J］.IEEE Trans on Circuits and SystemsⅡ，Express Briefs，2005，52（11）：724－728.

［11］江金光，王耀南.高精度帶隙基準(zhǔn)電壓源的實(shí)現(xiàn)［J］.半導(dǎo)體學(xué)報(bào)，2004，25（7）：852－856.