嚴春平，張從春，趙小林，丁桂甫

（上海交通大學(xué)微納科學(xué)與技術(shù)研究院微米/納米加工技術(shù)重點實驗室，上海 200240）

0 引言

隨著集成電路集成度的不斷提高，特征尺寸降低至45 nm以下，制造工藝的難度逐漸增大，摩爾定律遇到了嚴峻的挑戰(zhàn)。隨之而來的互連延遲超過了門延遲，限制了集成度的增加。解決方法是3D封裝技術(shù)，其中的主流是基于硅通孔（through silicon via，TSV）的Cu互連技術(shù)，它不僅可以提高集成度，而且其短距離互連的優(yōu)勢可以降低互連延遲。

TSV封裝全流程技術(shù)包括深孔刻蝕與填充，再分布與凸點加工，過渡鍵合與分離，堆疊鍵合、填隙與分割等四大工藝模塊，其中深孔刻蝕與填充的成本大約占到總成本的43%。深孔刻蝕與填充步驟包括:深孔刻蝕、絕緣層制備、阻擋層和種子層制備、深孔填充［1，2］。硅孔通過DRIE或者ICP刻蝕獲得。為了防止器件之間短路，首先在其上做一層絕緣層SiO2，絕緣介質(zhì)層也可以是 Si3O4，SiOC，SiCN，并逐漸往低K介質(zhì)發(fā)展。Cu在Si和含Si的介質(zhì)層中有較強的擴散性，這樣Cu在其中會產(chǎn)生陷阱，使器件性能退化，所以，需要在絕緣層上制備一層阻擋層，阻擋層材料主要集中在難熔金屬 Ru，Ta，Ti及其氮化物 TaN，TiN，WN，以及其三元化合物TaSiN，WNC上。種子層材料主要是Ti，W，也可以是復(fù)合阻擋層TiW/Cu，復(fù)合阻擋層主要是為了使深孔電鍍Cu時空洞較少。填充材料主要是Cu，因為其抗電遷徙性強，導(dǎo)電性較好，而且電鍍銅工藝成熟［3～7］。目前，阻擋層和種子層主要采用兩次干法濺射（PVD或者CVD）制備，但這些方法工藝復(fù)雜，成本較高。此外，常規(guī)PVD制備的薄膜在深孔中臺階覆蓋性差，不利于后續(xù)的電鍍。

本文提出了一種新型的阻擋層和種子層制備方法，解決了干法濺射種子層臺階覆蓋性差的問題。先在SiO2上磁控濺射一層1 μm的Ti膜，利用其底層作為阻擋層，表層濕法氧化后作為種子層。本法只需要一次干法濺射，工藝簡單，成本低，而且，濕法氧化能保證種子層厚度的均勻性，有利于Cu的無孔洞填充的實現(xiàn)。

1 結(jié)構(gòu)制作與結(jié)果

圖1是在Si通孔中實現(xiàn)此種結(jié)構(gòu)的工藝流程圖，包括:1）硅刻蝕，通孔深寬比在1∶1與2∶1之間;2）氧化產(chǎn)生絕緣層;3）磁控濺射 Ti膜，厚度為1 μm;4）濕法氧化 Ti膜，使其表層出現(xiàn)一層TiO2作為種子層;5）電鍍Cu，即通孔填充。

圖1 硅通孔刻蝕與填充工藝流程Fig 1 Etching and filling of TSV

1．1 Ti膜濺射

設(shè)備采用德國LH公司的Z—600直流磁控濺射系統(tǒng)，濺射參數(shù)如下:Ar2流量38 cm3/s，濺射功率420 W，工作氣壓5 ×10－2Pa，電流10 A，在 SiO2表面濺射1 μm 的 Ti膜。

1．2 Ti膜的濕法氧化

將Ti片放入一定溫度的NaOH和H2O2的混合溶液中氧化，這樣為了獲得較佳的氧化參數(shù)，就有3個條件需要確定，設(shè)計1個三因子三水平的正交實驗來解決此問題，如表1所示。

表1 氧化實驗的參數(shù)（100 mLH2O）Tab 1 Parameters of oxidizing test

這樣總共需要 9次實驗:1）A1B3C3，2）A2B2C3，3）A3B1C3，4）A1B2C2，5）A2B1C2，6）A3B3C2，7）A1B1C1，8）A2B3C1，9）A3B2C1。

表2是9次實驗的現(xiàn)象和結(jié)果。

從表中可以看出:隨著氧化溫度的上升，氧化時間在縮短，但是，氧化膜的電阻率也在上升。

圖2（a）是氧化好的褐色TiO2在顯微鏡下的表面。圖2（b）是TiO2的SEM圖，放大倍數(shù)為5000。

表2 氧化實驗現(xiàn)象和結(jié)果Tab 2 Phenomenon and results of oxidizing experiment

圖2 TiO2表面Fig 2 Surface of TiO2

根據(jù)SEM圖片，TiO2表面粗糙度大，疏松多孔，間接增大了Cu與TiO2的接觸面積，增加了分子間鍵合，增強了Cu和 TiO2的結(jié)合力［8］。

由于結(jié)構(gòu)最終要在硅通孔中實現(xiàn)，所以，要結(jié)合深孔氧化來確定較佳的氧化參數(shù)。由于深孔中溶液較少，更新慢，使得深孔側(cè)壁膜的氧化速率要比表面膜的氧化速率慢許多，而且，本實驗的濕法氧化過程中有氣泡產(chǎn)生，會進一步減慢孔中溶液的更新，很有可能表面Ti膜被全部氧化而側(cè)壁Ti膜還未氧化好，造成表面和側(cè)壁Cu電鍍的困難。所以，氧化過程時間要盡量長，產(chǎn)生氣泡要少，于是在25℃水浴下氧化比較符合往后的深孔氧化條件，而且，此溫度下氧化膜的導(dǎo)電性較好。另外，根據(jù)正交實驗的結(jié)果可知，3個因素中溫度對氧化效果影響最大，所以，先確定合適的溫度，即25℃來進行之后的氧化實驗，NaOH質(zhì)量和H2O2體積可作適當調(diào)節(jié)。

1．3 電鍍 Cu

鍍液主要成分為CuSO4，以Cu板為陽極，需要鍍Cu的基氧化好的Ti片為陰極，利用電解反應(yīng)來沉積一層Cu膜。由于TiO2和Cu的熱膨脹系數(shù)差距很大，為了防止熱退火Cu膜翹起，電鍍電流值盡量小，來減少Cu膜的內(nèi)應(yīng)力。本文采用的電流密度為4 mA/cm2，電鍍速率為0．1 μm/min。

1．4 熱退火

采用RTP—300熱退火設(shè)備來進行熱退火實驗。TiO2表面電鍍了3μm的Cu膜，之后分別在350，400，450℃下熱退火30 min。去除Cu膜后，發(fā)現(xiàn)350，400℃下樣品熱退火后TiO2仍為連續(xù)的薄膜，SEM下觀察發(fā)現(xiàn)表面形貌與圖2相同;而450℃下樣品熱退火后發(fā)現(xiàn)TiO2表面不連續(xù)，圖3（a），3（b）為具體的SEM圖片，退火30min后SiO2中Cu元素每秒脈沖數(shù)如圖4。

圖3 TiO2的不連續(xù)表面Fig 3 Discontinuous surface of TiO2

可以看出:TiO2有部分變得非常疏松，表面孔的直徑變大，Cu擴散到SiO2中會變得容易，這就降低了Ti膜和TiO2的阻擋效果。HF去除TiO2和Ti膜后，利用X射線光電能譜（XPS）來分析SiO2表面的元素分布。

圖4 熱退火30 min后SiO2中Cu元素每秒脈沖數(shù)Fig 4 Pulse count per second of Cu in SiO2after annealing 30 min

具體原子百分比通過計算峰面積可知分別為0%，0%，0．18%。這與前面通過SEM圖片觀察所得結(jié)果一致。

所以，此種阻擋層在400℃及以下溫度具有較好的阻擋特性，能很好地阻擋Cu的擴散，溫度升至450℃以上時，阻擋層會失效。

1．5 通孔中Ti膜的氧化和Cu的填充

由于深孔中溶液更新慢，所以，Ti膜氧化速度較慢，為了達到表面Ti膜和深孔Ti膜的同時氧化，需要延長氧化時間。具體采用100 mL水中加2 g NaOH，2mL H2O2，在25℃水浴中進行氧化。此外，還需加攪拌來加快孔中溶液的更新。深孔電鍍采用了專門的TSV鍍液，它與普通Cu鍍液的區(qū)別在于其中加入了添加劑Cl，SDDACC，SPS等，這些添加劑抑制了開口處的電鍍速率，使得電鍍的Cu膜從底部開始生長，否則，開口處電鍍速率過快，過早封住開口，填充Cu內(nèi)部會存在孔洞。然而，電鍍完成后發(fā)現(xiàn)孔底部和孔側(cè)壁底部仍未鍍上Cu，說明這部分未氧化。所以，在氧化液中加入表面活性劑也是很有必要的。添加非離子表面活性劑十二烷基磺酸鈉，100 mL水中加入10mg活性劑，氧化電鍍后觀察有部分孔側(cè)壁和底部鍍上了Cu膜（圖5），圖中孔徑依次為 80，50，40，20 μm，深寬比依次為 1∶1，1．5∶1，1．6∶1，2∶1?？梢钥闯?活性劑對深孔氧化有較好的促進效果，但是只有部分孔中填充了Cu，需要進一步摸索活性劑的用量以使盡量多的孔中填充上Cu。

圖5 加入表面活性劑有部分孔（圈出）中填充了Cu（SEM傾斜45°）Fig 5 Partial via is filled with Cu after adding surfactant（tilt 45°in SEM）

2 結(jié)論

本文提出的阻擋層和種子層一體化工藝，解決了深孔中干法濺射種子層臺階覆蓋性差的問題，工藝簡單，可重復(fù)性高。濕法氧化得到的種子層具有較好的連續(xù)性和均勻性，有利于深孔中無孔洞Cu的填充。實驗中發(fā)現(xiàn)阻擋層能在400℃及以下溫度較好地阻擋Cu的擴散，而在450℃及以上溫度則會失去阻擋效果。為了促進深孔中Ti膜的氧化，采用延長氧化時間的工藝參數(shù)，并在氧化過程中加入表面活性劑，這對深孔氧化起到了一定的改善，現(xiàn)已在部分通孔中實現(xiàn)了Cu的填充。

［1］ Rao V S，Wee H S，Lee W S V，et al．TSV interposer fabrication for 3D IC packaging［C］∥11th Electronics Packaging Technology Conference，Singapore，2009:431 －437．

［2］ Beica R，Siblerud P，Sharbono C，et al．Advanced metallization for 3D integration［C］∥10th Electronics Packaging Technology Conference，Singapore，2008:212 －218．

［3］ Tsui K Y K，Yau S K，Leung V C K，et al．Parametric study of electroplating-based via-filling process for TSV application-s［C］∥International Conference on Electronic Packing Technology＆High Density Packaging，Beijing，China，2009:1220 －1224．

［4］ Yan H，Tay Y Y，Liang M H，et al．Amorphous metallic thin films as copper diffusion barrier for advanced interconnect applications［C］∥11th Electronics Packaging Technology Conference，Singapore，2009:567 －572．

［5］ Wolf M J，Dretschkow T，Wunderle B，et al．High aspect ratio TSV copper filling with different seed layers［C］∥58th Electronic Components and Technology Conference，Orlando，F(xiàn)L，2008:563 －570．

［6］ Liu Yuzhang，Song Shuangxi，Mao Dali，et al．Diffusion barrier performance of reactively sputtered Ta-W-N between Cu and Si［J］．Microelectronic Engineering，2004，75:309 －315．

［7］ Wu W，Wu H J，Dixit G，et al．Ti-based barrier for Cu interconnect applications［C］∥ International Interconnect Technology Conference，Burlingame，CA，2008:202 －204．

［8］ Mittal K L．Adhesion aspects of metallization of organic polymer surfaces［J］．Journal of Vacuum Science ＆ Technology，1976，13:19－25．