柏化春，朱曉青，彭傳偉，邱 麗

（湖南工業(yè)大學(xué) 電氣與信息工程學(xué)院，湖南 株洲 412007）

隨著視頻技術(shù)的發(fā)展，特別是高清視頻技術(shù)的突飛猛進(jìn)，使得視頻數(shù)據(jù)信息量不斷增大，同時(shí)，在高速率視頻數(shù)據(jù)信號(hào)處理的要求下，視頻傳輸變得日益關(guān)鍵。目前，大多數(shù)視頻傳輸?shù)氖腔赗S-232/422標(biāo)準(zhǔn)的信號(hào)，這類(lèi)信號(hào)在傳輸時(shí)存在工作電平較高、功率損耗較大、傳輸速率較慢、對(duì)噪聲的抗干擾性較弱等不足之處，而低壓差分信號(hào)傳輸（low voltage differential signaling，LVDS），信號(hào)在傳輸中正好解決了這些不足之處[1]。因此，視頻信號(hào)的低壓差分轉(zhuǎn)換研究就非常有意義。

1 LVDS的工作原理和特點(diǎn)

1.1 LVDS簡(jiǎn)介

LVDS是一種低壓差分信號(hào)接口技術(shù)[2]，傳輸數(shù)字形式的低壓差分信號(hào)。它是美國(guó)國(guó)家半導(dǎo)體公司為解決以TTL電平方式傳輸寬帶、高速率數(shù)據(jù)時(shí)功耗大、EMI大等難點(diǎn)而研制的一種數(shù)字視頻信號(hào)傳輸方式。

LVDS輸出接口利用電壓擺幅（約350 mV）非常低的數(shù)字信號(hào)在2條PCB走線或1對(duì)平衡電纜上通過(guò)差分進(jìn)行數(shù)據(jù)的傳輸，即低壓差分信號(hào)傳輸。采用LVDS傳輸數(shù)據(jù)，可以使信號(hào)在差分PCB線或平衡電纜上以幾百M(fèi)bit/s的速率傳輸。又由于這種信號(hào)傳輸方式采用了低壓和低電流驅(qū)動(dòng)方式，因此它實(shí)現(xiàn)了信號(hào)數(shù)據(jù)傳輸?shù)牡驮肼暫偷凸摹Ｄ壳?，LVDS輸出接口在17英寸及以上液晶顯示器中得到了廣泛的應(yīng)用。

1.2 LVDS工作原理

LVDS的工作原理圖[3]如圖1所示，它由驅(qū)動(dòng)器、雙絞導(dǎo)線和接收器3部分構(gòu)成。驅(qū)動(dòng)器中含有1個(gè)標(biāo)稱值為3.5 mA的電流源，而接收器則在接收端口匹配1個(gè)阻值為100的終端電阻[4]。當(dāng)?shù)蛪翰罘中盘?hào)傳輸時(shí)，由于接收器的收入阻抗很高，故整個(gè)電流實(shí)際上全部流經(jīng)100 Ω終端電阻，于是在接收器的匹配電阻兩端產(chǎn)生了350 mV標(biāo)稱值的電壓[5-6]。接收器輸入端的閾值可以確保為100 mV或更低，可在0～2.4 V的共模范圍內(nèi)保持這樣的靈敏度水平。這種組合的噪聲抗干擾能力出色，對(duì)驅(qū)動(dòng)器和接收器之間共模信號(hào)漂移的容忍度也會(huì)增強(qiáng)。當(dāng)驅(qū)動(dòng)器翻轉(zhuǎn)時(shí)，改變流經(jīng)電阻的電流方向便可在接收器輸入端形成幅值大小相等而極性相反的電壓，因此，以這種方式來(lái)產(chǎn)生邏輯1和0，從而形成低壓差分信號(hào)。

圖1 LVDS工作原理圖Fig.1 The operating principle of LVDS

1.3 LVDS工作特點(diǎn)

LVDS傳輸250～450 mV范圍內(nèi)的低壓差分信號(hào)，是一種低擺幅的差分信號(hào)技術(shù)。該技術(shù)使信號(hào)能在差分PCB線對(duì)或平衡電纜上以幾百M(fèi)b/s的速率傳輸，其低壓幅和低電流驅(qū)動(dòng)輸出實(shí)現(xiàn)了低噪聲和低功耗[7]。同時(shí)，由于LVDS驅(qū)動(dòng)器和接收器不依賴于特定的供電電壓，因此很容易應(yīng)用到低壓供電的系統(tǒng)中去，并保持穩(wěn)定性能。LVDS的低擺幅驅(qū)動(dòng)信號(hào)實(shí)現(xiàn)了高速信號(hào)傳輸并減小了傳輸設(shè)備的功率消耗，差分信號(hào)的低壓擺幅能夠使得信號(hào)噪聲邊緣和功率消耗大幅減少。功率消耗的大幅降低允許在單個(gè)集成電路上集成多個(gè)接口驅(qū)動(dòng)器或接收器。故LVDS為當(dāng)今和未來(lái)的高帶寬數(shù)據(jù)傳輸應(yīng)用提供毫瓦每千兆位的方案。它在提供高數(shù)據(jù)傳輸率的同時(shí)會(huì)有很低的功耗，另外它還有許多其他的優(yōu)勢(shì)：

1）信號(hào)低噪聲；

2）對(duì)低電壓電源具有好的兼容性；

3）對(duì)高噪聲有很強(qiáng)的抑制能力；

4）信號(hào)傳輸?shù)目煽啃愿撸?/p>

5）能夠很好地集成到系統(tǒng)及IC內(nèi)。

2 系統(tǒng)設(shè)計(jì)方案

2.1 視頻信號(hào)的數(shù)字化處理

由于LVDS傳輸?shù)氖菙?shù)字信號(hào)，而系統(tǒng)輸入的是PAL制視頻模擬信號(hào)，因而需要對(duì)模擬信號(hào)進(jìn)行數(shù)字化處理。本方案選擇PHILIPS公司生產(chǎn)的增強(qiáng)型視頻輸入處理芯片SAA7111A。SAA7111A是兩通道模擬處理電路的組合，其功能包括信號(hào)的選擇，假頻濾波器，模擬和數(shù)字轉(zhuǎn)換器，自動(dòng)鉗位以及增益和增益控制，時(shí)鐘發(fā)生器，視頻多標(biāo)準(zhǔn)解碼器，亮度、對(duì)比度、飽和度控制電路，顏色空間矩陣以及27 MHz的場(chǎng)消隱間隙數(shù)據(jù)分流。SAA7111A是純3.3 V工作電壓的CMOS電路集成芯片，輸入模擬信號(hào)，輸出數(shù)字信號(hào)，是一款用于桌面式視頻的高度集成芯片。其主要特點(diǎn)如下：

1）能自動(dòng)檢測(cè)50 Hz/60 Hz場(chǎng)頻，并支持NTSC和PAL制自動(dòng)轉(zhuǎn)換，還可對(duì)輸入視頻信號(hào)的亮度和色度進(jìn)行處理；

2）擁有4路復(fù)合視頻（CVBS）或2路S視頻（Y/C）模擬輸入，能夠?qū)?nèi)部信號(hào)源進(jìn)行選擇；

3）具有I2C總線控制功能，能對(duì)27 MHz場(chǎng)消隱間隙數(shù)據(jù)分流進(jìn)行調(diào)整；

4）對(duì)于不同的視頻格式，都要求芯片外部有一個(gè)24.576 MHz的晶振；

5）支持4:2:2（16位）、4:2:2（8位）、4:1:1（12位）YUV輸出格式，或8:8:8（24位）、5:6:5（16位）RGB輸出格式；

6）64引腳的LQFP封裝，功耗小于0.5W。

本系統(tǒng)選用了1路視頻輸入，16位RGB565格式的數(shù)字視頻信號(hào)輸出。

2.2 SAA7111A的寄存器配置

視頻專(zhuān)用解碼芯片SAA7111A提供了I2C總線接口標(biāo)準(zhǔn)，其寫(xiě)地址為48H，讀地址為49H。SAA7111A內(nèi)部有32個(gè)控制寄存器，其中22個(gè)可編程設(shè)置。系統(tǒng)中使用單片機(jī)AT89C51通過(guò)I2C總線對(duì)SAA7111A芯片內(nèi)部的32個(gè)寄存器進(jìn)行設(shè)置，從而完成對(duì)SAA7111A的初始化配置，以實(shí)現(xiàn)模擬輸入、顏色空間模式、固定增益、行同步、場(chǎng)同步、亮度、對(duì)比度等控制功能。

2.3 LVDS編碼模塊設(shè)計(jì)

LVDS編碼模塊選用美國(guó)National Semiconductor公司生產(chǎn)的LVDS編碼芯片DS90C383。DS90C383是一款功能強(qiáng)大的并串轉(zhuǎn)換發(fā)送芯片，能將最多24位的并行視頻數(shù)據(jù)轉(zhuǎn)換為符合LVDS接口標(biāo)準(zhǔn)的串行差分信號(hào)輸出。DS90C383支持20～65 MHz的像素時(shí)鐘，每秒傳輸數(shù)據(jù)量高達(dá)1.8 Gb/s，所傳輸數(shù)據(jù)符合TIA/EIA-644 LVDS標(biāo)準(zhǔn)。因其抗干擾力強(qiáng)、傳輸距離遠(yuǎn)，被廣泛應(yīng)用于工業(yè)、通信、軍事等領(lǐng)域。本方案中選用27 MHz，16位的并行視頻數(shù)據(jù)輸入。需要注意的是，根據(jù)VESA標(biāo)準(zhǔn)，在實(shí)際應(yīng)用過(guò)程中，只有當(dāng)有數(shù)據(jù)需要傳輸時(shí)才能給DE高電平使能，而沒(méi)有數(shù)據(jù)傳輸時(shí)要使DE保持低電平，這樣才能使傳輸?shù)囊曨l信號(hào)在液晶顯示器上正常顯示。

3 硬件電路的實(shí)現(xiàn)

本系統(tǒng)的硬件結(jié)構(gòu)框架如圖2所示。其中SAA7111A是信號(hào)轉(zhuǎn)換單元，它將輸入PAL制模擬視頻信號(hào)轉(zhuǎn)換成RGB565格式的數(shù)字視頻信號(hào)，傳輸給DS90C383，通過(guò)DS90C383進(jìn)行并竄轉(zhuǎn)換，最后編碼成低壓差分信號(hào)。由于SAA7111A需要根據(jù)不同的視頻信號(hào)源配置寄存器參數(shù)來(lái)調(diào)節(jié)數(shù)字信號(hào)的產(chǎn)生，故本系統(tǒng)采用了AT89C51對(duì)SAA7111A進(jìn)行參數(shù)配置。同時(shí)，考慮到視頻信號(hào)屬于高頻信號(hào)，所以在AT89C51和SAA7111A之間加入1個(gè)緩沖器PCA9517。為了使系統(tǒng)在掉電后再上電能立馬進(jìn)入穩(wěn)定的工作狀態(tài)，在AT89C51之前加入了一個(gè)EEPROM芯片AT24C02，對(duì)配置參數(shù)起到了存儲(chǔ)保護(hù)作用。

圖2 系統(tǒng)硬件結(jié)構(gòu)框圖Fig.2 The structure of system hardware

通過(guò)對(duì)開(kāi)發(fā)的硬件電路進(jìn)行調(diào)試，排除硬件電路故障后，對(duì)編寫(xiě)的各個(gè)程序進(jìn)行了實(shí)驗(yàn)驗(yàn)證。實(shí)驗(yàn)過(guò)程中，為了查看實(shí)際顯示效果，使用了長(zhǎng)沙景佳微公司提供的LVDS-DVI視頻轉(zhuǎn)接盒，從而將LVDS視頻信號(hào)轉(zhuǎn)換成DVI數(shù)字視頻信號(hào)后通過(guò)帶有DVI接口的顯示器輸入顯示。圖3給出了開(kāi)發(fā)的硬件電路和實(shí)驗(yàn)結(jié)果，其中a圖為開(kāi)發(fā)的視頻信號(hào)LVDS轉(zhuǎn)換板，b圖為經(jīng)調(diào)試的實(shí)際顯示效果。

圖3 硬件電路和實(shí)驗(yàn)結(jié)果Fig.3 The hardware circuit and experimental results

4 結(jié)語(yǔ)

LVDS技術(shù)作為一種新穎、有效的接口技術(shù)，其高速、低功耗、低噪聲、低成本等優(yōu)良特性，為解決當(dāng)下數(shù)據(jù)傳輸?shù)钠款i問(wèn)題提供了可能，特別是在視頻圖像傳輸中的應(yīng)用得到了廣泛的發(fā)展。本系統(tǒng)已在某航空研究所的視頻傳輸中得到應(yīng)用，并且獲得了理想的傳輸效果。

[1]Xu Jian，Wang Zhigong，Niu Xiaokang. Design of High Speed LVDS Transceiver Ics[J]. Journal of Semiconductors，2010，31(7)：075014.1-075014.5.

[2] 李 宏，李 蒙，哈 樂(lè)，等.基于FPGA的高速鏈路通信系統(tǒng)實(shí)現(xiàn)[J].電子測(cè)量技術(shù)，2006，29(5)：118-121.Li Hong，Li Meng，Ha Le，et al. High-Speed Link Communication System Implementation Based on FPGA[J]. Electronic Measurement Technology，2006, 29(5)：118-121.

[3]National Semiconductor，LVDS Group. LVDS Owner,s Manual[S]. National Semiconductor Corp., 1997：107-109.

[4] Thaddeus J. On-Chip Terminating Resistors for High Speed ECL CMOS Interfaces[J]. IEEE Journal of Solid States Circuits, 1992, 20(4)：292-295.

[5]Ahn Seungyoung， Lu A C W, Wei fan, et al. Solution Space Analysis of Interconnects for LVDS Applications[J]. Electrical Performance of Electronic Packaging, 2001, 2 (42)：327-330.

[6]Boni A, Pierazzi A, Vecchi D. LVDS I/O Interface for Gb/-Per-Pin Operation in 0.35 CMOS[J]. IEEE Journal of Solid State Circuits, 2001, 36(4)：706-711.

[7] Mechaik M M. An Evaluation of Single Ended and Differential Impedance in PCBs[C]//International Symposium on Quality Electronic Design.SanJose ：conference publicafions, 2001：301-306.