羅 晟,歐陽雪
(中國電子科技集團(tuán)公司第58研究所,江蘇 無錫 214035)
本文介紹了一款全定制三態(tài)輸出八位雙向收發(fā)器電路的設(shè)計過程,包括電路的原理分析、邏輯設(shè)計、電路仿真及版圖設(shè)計。
該電路的設(shè)計目標(biāo)是設(shè)計實現(xiàn)一款三態(tài)輸出的八位總線雙向收發(fā)器,根據(jù)其應(yīng)用場合和應(yīng)用要求,要求具有高速、大驅(qū)動的特點。
該電路共有16位雙向總線端口、2個控制端口、電源地端口各1個,共20個端口。電路真值表見表1。
圖1 原理框圖
表1 電路端口真值表
根據(jù)電路功能及規(guī)模,首先確定了電路的目標(biāo)工藝。該電路工作在5V電源電壓,具有高速、大驅(qū)動的特點。因此根據(jù)評估,擬采用0.6μm CMOS工藝進(jìn)行流片。該電路主要參數(shù)如下:
(1)工作電壓:5V;(2)輸入信號:TTL兼容;(3)輸出信號高電平:2.4V(IOH=-12mA,Min);(4)輸出信號低電平:0.55V(IOL=48mA,Max);(5)輸入輸出延時:1.5ns ~7.5ns。
該電路邏輯簡單,邏輯設(shè)計采用全定制正向設(shè)計,為提高TTL性能,在輸入TTL結(jié)構(gòu)上增加了滯環(huán)結(jié)構(gòu)。同時,基于采用的0.6μm CMOS工藝,在ESD保護(hù)方面也做了部分優(yōu)化設(shè)計。
電路整體邏輯包括輸入PAD、TTL反相器、收發(fā)控制邏輯和輸出PAD。
輸入ESD保護(hù)結(jié)構(gòu)采用了常用的MOS管結(jié)構(gòu),雙向端口的ESD保護(hù)設(shè)計方案也同樣采用了MOS管結(jié)構(gòu)。輸入TTL部分,為提高TTL兼容性,我們優(yōu)化設(shè)計成了帶滯環(huán)結(jié)構(gòu)的TTL輸入,反相器與滯環(huán)PMOS管的寬長比根據(jù)仿真值做了修改,高低電平翻轉(zhuǎn)電壓通過仿真進(jìn)行了確定。輸出PAD設(shè)計主要是基于輸出驅(qū)動能力的要求,通過仿真確認(rèn)輸出驅(qū)動PMOS、NMOS管的寬長比。
該電路的整體版圖內(nèi)核較小,設(shè)計難點主要集中在外圍端口設(shè)計。
雙向PAD部分,版圖在端口上將MOS管設(shè)計為外圍環(huán)形隔離的結(jié)構(gòu),有利于提高電路的防LATCH UP性能。在電路外圍,則增加了一圈N+保護(hù)環(huán)連接到電源。輸出驅(qū)動部分,根據(jù)邏輯仿真的結(jié)果對驅(qū)動能力進(jìn)行設(shè)計,同時為減小大驅(qū)動噪聲,驅(qū)動管柵端加入多晶電阻,逐級開啟。
整體版圖設(shè)計時,在電源、地之間增加了MOS管及二極管保護(hù)結(jié)構(gòu),以改善ESD性能。同時,電路NMOS管加入了ESD注入層,可從工藝層面提高電路抗ESD性能。
電路仿真采用HSPICE工具,0.6μm CMOS模型庫。仿真分功能仿真、交流參數(shù)仿真、直流參數(shù)仿真以及電流功耗仿真。仿真項目以產(chǎn)品設(shè)計手冊中的項目為參考,使所用參數(shù)得到仿真覆蓋。
電路設(shè)計過程中共進(jìn)行了DRC、LVS、ERC驗證,并通過LPE提取了帶寄生參數(shù)的網(wǎng)表進(jìn)行后仿真,使各項參數(shù)滿足設(shè)計要求。
電路流片完成,經(jīng)封裝后進(jìn)行了成品測試,各項參數(shù)指標(biāo)均滿足設(shè)計要求,具體測試參數(shù)見表2。
表2 電路主要參數(shù)實測值
該款三態(tài)輸出八位雙向收發(fā)器電路的設(shè)計,我們從理論原理入手,充分理解電路邏輯,采用全定制正向設(shè)計方案設(shè)計完成了整個電路,并在設(shè)計過程中進(jìn)行了充分的仿真和驗證,以確保電路功能正確性和可靠性。成品電路經(jīng)測試,各項功能指標(biāo)均符合設(shè)計要求。
[1]三態(tài)輸出八位雙向收發(fā)器電路設(shè)計報告.
[2]程京,等. 數(shù)字通信原理[M]. 北京:電子工業(yè)出版社,2001.
[3]沈越泓,高媛媛,魏以民. 通信原理[M]. 北京:機(jī)械工業(yè)出版社,2005.