吳燕秀，黃有源，何明華

(福州大學(xué)物理與信息工程學(xué)院，福建 福州 350002)

音視頻編碼標(biāo)準(zhǔn)(AVS)是我國具有知識產(chǎn)權(quán)的第二代信源編碼標(biāo)準(zhǔn)［1］。與 MPEG－2和H.264/AVC相比，AVS具有性能高、復(fù)雜度低、實現(xiàn)成本低、專利授權(quán)費用低的優(yōu)勢［2］。與MPEG標(biāo)準(zhǔn)相似，AVS標(biāo)準(zhǔn)也采用了基于塊的DCT變換，這就帶來了邊界的塊效應(yīng)。為了消除塊效應(yīng)，標(biāo)準(zhǔn)引入去塊效應(yīng)環(huán)路濾波器。去塊效應(yīng)濾波器在包括MPEG－4，H.264，AVS以及VC－1等視頻編碼標(biāo)準(zhǔn)中扮演著重要的角色，是視頻圖像在低碼率情況下，保持清晰主觀效果的主要技術(shù)保障。

AVS環(huán)路濾波，可以采用類似H.264/AVC相似的濾波算法和硬件結(jié)構(gòu)。目前針對H.264/AVC的環(huán)路濾波研究比較多，如文獻［3］至［4］提出了實現(xiàn)方案。文獻［3］通過改進濾波數(shù)據(jù)的緩沖以及片上存儲空間的調(diào)整，優(yōu)化了去塊濾波的性能;文獻［5］提出了4級流水線設(shè)計大大提高了濾波器的數(shù)據(jù)吞吐能力;文獻［4］通過門控時鐘降低了電路的功耗。本文根據(jù)AVS中環(huán)路濾波器的特點，設(shè)計了一種基于流水線技術(shù)的硬件結(jié)構(gòu)完成自適應(yīng)環(huán)路濾波處理［3－5］。為了進一步縮短宏塊濾波的周期，將8×8塊進一步劃分，按照4×4塊進行濾波。采用優(yōu)化的濾波順序和適當(dāng)增加片上存儲，在滿足實時濾波處理的同時，有效地減少了總線的壓力，利于AVS環(huán)路濾波的ASIC實現(xiàn)。

1 AVS環(huán)路濾波算法

1.1 濾波邊界

AVS標(biāo)準(zhǔn)中規(guī)定:環(huán)路濾波以宏塊為單位，按照光柵掃描順序依次處理不包括圖像邊界及條帶邊界的所有宏塊邊界。每個宏塊按照從左到右的垂直邊界濾波，從上到下的水平邊界濾波，先亮度后色度的順序?qū)ψ钚〕叽绲膲K邊界進行濾波。圖1所示為4∶2∶0格式的宏塊濾波邊界。

圖1 AVS宏塊濾波邊界

1.2 濾波強度

AVS中對每個8×8塊的邊界有一個邊界強度(boundary strength)，簡稱BS。色度塊的邊界強度與對應(yīng)位置亮度塊相同的邊界強度。BS的取值為0，1或2，若BS等于0的邊界不做處理，BS等于1和2的邊界均要進行濾波。BS的推導(dǎo)過程如表1所示。

表1 AVS邊界強度

1.3 濾波閾值

圖2中表示塊p和塊q在水平或垂直邊界兩側(cè)的6個樣本點(邊界用黑色粗線表示)。AVS利用這6個像素來判斷邊界是否為虛假邊界。

圖2 8×8塊水平或垂直邊界樣本

在邊界強度BS不等于0的情況下，濾波器可以根據(jù)編碼時給的塊邊界閾值α和β來判斷是否需要濾波，如果3個式子同時為真，即

則檢測為虛假邊界要進行濾波，否則保留原像素不濾波。

2 AVS環(huán)路濾波器硬件實現(xiàn)

2.1 流水線結(jié)構(gòu)設(shè)計

由于兩個相鄰子邊界濾波操作的數(shù)據(jù)沒有關(guān)聯(lián)，所以濾波過程可以使用流水線處理，這樣可以增大數(shù)據(jù)的吞吐率，加快濾波速度。圖3所示為5級流水線的詳細結(jié)構(gòu)圖。

圖3 5級流水線結(jié)構(gòu)圖

每個待濾波的像素都要經(jīng)過以下幾個階段。

1)存儲器讀:讀取片上像素存儲器，分配數(shù)據(jù)并完成濾波邊界BS的讀取。

2)閾值裁決:計算邊界閾值α和β，并判斷閾值條件是否滿足，是否為真實邊界。

3)預(yù)計算:當(dāng)BS=2時，需要計算α ＞＞2+2;當(dāng)BS=1時，需要計算delta和濾波裁減參數(shù)c等。

4)濾波計算:根據(jù)之前得到的參數(shù)數(shù)據(jù)，完成BS=2濾波計算和BS=1濾波計算。

5)存儲器寫:存儲經(jīng)過濾波器濾波后的數(shù)據(jù)，數(shù)據(jù)將送到片外存儲器存儲。

2.2 門控時鐘

使用門控時鐘來實現(xiàn)選擇性停止時鐘。由于門控時鐘技術(shù)可以為電路節(jié)約30% ～60%的功耗，所以常用于降低電路的功耗。在本文設(shè)計的自適應(yīng)流水線中，若BS=0或者不滿足濾波的條件時(如真實邊界閾值條件沒達到)，可以將流水線相關(guān)模塊的時鐘停止，不對該塊中的像素進行濾波，這也是門控時鐘的原理。門控時鐘設(shè)計如圖4所示。

圖4 門控時鐘設(shè)計

2.3 濾波順序優(yōu)化

AVS視頻標(biāo)準(zhǔn)給出8×8塊邊界濾波的基本順序是從左到右，從上到下。若按標(biāo)準(zhǔn)所給的順序濾波，不僅需要大量的存儲空間而且濾波的速度也較慢。因此，本文對濾波器的濾波順序進行了優(yōu)化，優(yōu)化的原則有以下3個:1)保證邊界濾波的先后順序不變，將8×8塊進一步劃分，按照4×4塊進行濾波，不影響濾波效果;2)能夠讓流水線暢通地流動，避免數(shù)據(jù)沖突，提高流水線的效率;3)盡可能地減少數(shù)據(jù)的讀寫，配合使用轉(zhuǎn)置緩沖器，盡可能地減少緩存面積。重新安排濾波順序，如圖5所示。改進后的濾波順序，共24條4×4的邊界，水平濾波和垂直濾波交叉進行，但并不影響濾波結(jié)果。

圖5 改進后的濾波順序

2.4 片上存儲器設(shè)計

合理高效的存儲器設(shè)計能夠讓所設(shè)計的結(jié)構(gòu)處理的更加流暢，在環(huán)路濾波器中也一樣。本文所提出的存儲器設(shè)計不僅配合了改進后的濾波順序，使流水線效率提高，而且最大限度地降低存儲器的面積。對于較大的存儲器使用SRAM設(shè)計，較小的如轉(zhuǎn)置緩沖器則使用寄存器堆來實現(xiàn)。存儲器結(jié)構(gòu)圖如圖6所示。

圖6 存儲器結(jié)構(gòu)圖

1)左邊界像素存儲器，標(biāo)記為L_RAM，存放左側(cè)相鄰宏塊數(shù)據(jù)。使用單端口SRAM，共需32×32 bit。

2)上邊界像素存儲器，標(biāo)記為U_RAM，存放上邊相鄰宏塊的數(shù)據(jù)。為了提高總線效率，保證濾波不被堵塞。采用雙端口，3840 ×32 bit的SRAM(可用于1920 ×1088 的HDTV)。

3)當(dāng)前宏塊存儲器，標(biāo)記為C_RAM，存放重建后的待濾波宏塊數(shù)據(jù)?？紤]模塊間的流水，采用兩個單端口的SRAM，96×32 bit，實現(xiàn)乒乓操作。當(dāng)一個存儲器讀出濾波數(shù)據(jù)時，另一個存儲器寫入重建數(shù)據(jù)。

4)轉(zhuǎn)置緩沖器，標(biāo)記為T0～T8，需要4×4塊轉(zhuǎn)置，即行列轉(zhuǎn)換。每個緩沖器容量為8×4×4 bit，共需存儲容量1152 bit。TO，T1，T2和T3起轉(zhuǎn)置當(dāng)前宏塊數(shù)據(jù)的作用，T5和T6的作用上邊相鄰宏塊數(shù)據(jù)轉(zhuǎn)置，T4，T7和T8的作用臨時存儲。

2.5 濾波過程

本文提出的環(huán)路濾波硬件結(jié)構(gòu)如圖7所示。濾波時按照圖5所示的濾波順序，配合圖6的存儲結(jié)構(gòu)，具體的行列濾波過程如圖7所述。

圖7 環(huán)路濾波硬件結(jié)構(gòu)

垂直邊界濾波，以邊界0為例。樣本p像素和q像素來自左邊界像素存儲器L_RAM和當(dāng)前宏塊像素存儲器C_RAM。4個時鐘后邊界0濾波完成，判斷濾波后的p像素不會再使用則將p像素直接輸出到片外存儲器保存。而濾波后的q像素值需用作邊界2的濾波樣本值，所以需要將這些像素保存至轉(zhuǎn)置緩沖器中，由于邊界2為水平濾波，所以緩沖的數(shù)據(jù)需經(jīng)過轉(zhuǎn)置后保存，等待邊界2的濾波。同理，對其他垂直邊界進行濾波。隨著邊界0，1，4和11濾波結(jié)束后，塊1，5，9和13也作為后續(xù)邊界濾波的左側(cè)數(shù)據(jù)也將陸續(xù)寫入轉(zhuǎn)置緩沖器中。

水平邊界濾波，以邊界2為例。樣本p像素來自上邊界像素存儲器U_RAM，樣本q像素來自經(jīng)過0邊界濾波后保存在轉(zhuǎn)置緩沖器的像素。經(jīng)過4個時鐘周期以后，當(dāng)前濾波邊界結(jié)束，經(jīng)過濾波后的p像素在以后的濾波過程中，不會重新濾波，經(jīng)轉(zhuǎn)置后暫存在緩沖器，以便后續(xù)輸出到片外存儲器。經(jīng)過濾波后的q像素同樣在以后的濾波過程中，不會重新濾波，經(jīng)過轉(zhuǎn)置后暫存在緩沖器。隨著邊界2，5，7和8濾波結(jié)束后，塊4，5，6和7作為后續(xù)邊界濾波的上側(cè)數(shù)據(jù)也陸續(xù)寫入上邊界存儲器中。

由上文分析可以看出，無論垂直邊界還是水平邊界，每條邊界濾波都需要4個時鐘周期。每個宏塊濾波中需要的濾波邊界總數(shù)為24，故進行濾波計算需要96個時鐘。為了避免資源沖突，宏塊需要4×4個額外的時鐘周期來完成存儲到片外存儲器。所以完成整個宏塊的濾波需要96+16=112個時鐘周期。

3 仿真結(jié)果和分析

提出一種高效AVS環(huán)路濾波硬件設(shè)計，使用了Verilog HDL語言進行RTL級描述，用AVS軟件RM52的C程序產(chǎn)生測試碼流，應(yīng)用了Modelsim 6.5c仿真平臺進行了邏輯功能的仿真驗證。采用Synopsys的Design Compiler在0.18 μm SMIC CMOS工藝庫綜合，在最大頻率為125 MHz時，電路規(guī)模為20.7千門。表2給出了在125 MHz時鐘時，625SD，720pHD，1080 HD這3種格式下，環(huán)路濾波的處理能力，這表明本文所設(shè)計的結(jié)構(gòu)能夠有效地支持標(biāo)準(zhǔn)清晰度和高清晰度視頻解碼的實時濾波處理。表3將本文提出的結(jié)構(gòu)與其他幾種環(huán)路濾波結(jié)構(gòu)進行了比較，通過比較可以看出，本設(shè)計與文獻［3］的設(shè)計均可滿足對HDTV圖像的實時處理(1280 ×720，60 f/s)，但本設(shè)計的宏塊處理周期減少55.2%，處理能力提高了64.1%。

表2 125 MHz時鐘環(huán)路濾波的處理能力

表3 幾種去塊濾波器綜合結(jié)果比較

4 小結(jié)

本文針對AVS視頻標(biāo)準(zhǔn)，提出了一種高效的AVS環(huán)路濾波器硬件設(shè)計。設(shè)計使用了5級流水線結(jié)構(gòu)，通過優(yōu)化濾波順序，適當(dāng)?shù)卦黾悠蠑?shù)據(jù)存儲空間，大大地縮短了處理一個宏塊的周期。實驗結(jié)果表明，本設(shè)計電路規(guī)模為20.7千門，處理一個宏塊只需要112個時鐘周期。能夠以136.7 f/s的幀率對分辨力為1920 ×1088 的圖像進行濾波處理。與同類設(shè)計相比，本設(shè)計電路規(guī)模小，處理能力高，能夠支持AVS高清視頻的實時濾波處理。

［1］GB/T20090.2—2006，信息技術(shù)先進音視頻編碼第2部分:視頻［S］.2006.

［2］SHENG Bin，GAO Wen，WU Di.A platform－based architecture of loop filter for AVS［C］//Proc.International Conference on Signal Processing.［S.l.］:IEEE Press，2004:571－574.

［3］LIU T，LEE W，LIN T，et al.A memory－efficient deblocking filter for H.264/AVC video coding［C］//Proc.IEEE International Symposium on Circuits and Systems.［S.l.］:IEEE Press，2005:2140－2143.

［4］KE X，CHOY C.A five－stage pipeline，204 cycles/mb，single－port SRAM based deblocking filter for H.264/AVC［J］.IEEE Transactions on Circuits and Systems for Video Technology，2008，18(3):363－374.

［5］NAM T T，JINSEON Y，HUIGON K，et al.Low－power high－throughput deblocking filter architecture for H.264/AVC［C］//Proc.2009 International Conference on Electronic Computer Technology.［S.l.］:IEEE Press，2009:627－631.