崔麗珍，樊曉冬，劉乃君，趙曉燕

(內(nèi)蒙古科技大學(xué)信息工程學(xué)院，內(nèi)蒙古 包頭 014010)

近年來(lái)，由于現(xiàn)代科學(xué)和信息技術(shù)的飛速發(fā)展，可編程邏輯器件尤其是現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)得到了廣泛應(yīng)用，并使得單片系統(tǒng)(System On Chip，SOC)成為可能。作為下一代通信系統(tǒng)核心技術(shù)之一的正交頻分復(fù)用(Orthogonal Frequency Division Multiplexing，OFDM)技術(shù)[1－3]，以其獨(dú)特的抗衰落、抗載波間干擾(Inter Carrier Interference，ICI)、抗符號(hào)間干擾(Inter Symbol Interference，ISI)以及頻譜利用率高等優(yōu)點(diǎn)成為當(dāng)今無(wú)線通信技術(shù)研究的熱點(diǎn)。

本文基于IEEE 802.11a無(wú)線局域網(wǎng)協(xié)議架構(gòu)，設(shè)計(jì)了OFDM基帶發(fā)送系統(tǒng)，利用Xilinx Simulator仿真工具進(jìn)行了軟件仿真，并利用Xilinx Chipscope Pro在線邏輯分析軟件在Xilinx Virtex－5高性能FPGA開發(fā)平臺(tái)上進(jìn)行了板級(jí)調(diào)試，OFDM基帶發(fā)送系統(tǒng)在FPGA平臺(tái)上得到了正確的實(shí)現(xiàn)。

1 系統(tǒng)架構(gòu)與參數(shù)分析

整個(gè)OFDM基帶發(fā)送系統(tǒng)采用自頂向下的模塊化設(shè)計(jì)思想，將其劃分為各個(gè)功能獨(dú)立的子模塊來(lái)實(shí)現(xiàn)系統(tǒng)構(gòu)建，其架構(gòu)如圖1所示。

圖1 OFDM系統(tǒng)架構(gòu)

擾碼后的數(shù)據(jù)經(jīng)過(guò)編碼、交織，進(jìn)行16QAM映射，得到頻域數(shù)據(jù)。經(jīng)過(guò)插入導(dǎo)頻和快速傅立葉變換處理后將數(shù)據(jù)的頻譜變換到時(shí)域上。變換后的數(shù)據(jù)再經(jīng)并串變換、循環(huán)前綴處理后得到一個(gè)完整的數(shù)據(jù)幀，接著再經(jīng)D/A變換為模擬信號(hào)后送入信道傳輸。

根據(jù)IEEE 802.11a協(xié)議規(guī)定，OFDM基帶發(fā)送系統(tǒng)的主要參數(shù)如表1所示。由于保護(hù)間隔為800 ns，數(shù)據(jù)速率為36 Mbit/s，選擇OFDM符號(hào)周期長(zhǎng)度為5倍的保護(hù)間隔，即4 μs，那么子載波間隔為 1/[(4 － 0.8)μs]=312.5 kHz，1個(gè)OFDM符號(hào)需要傳送的比特?cái)?shù)是144 bit。如果數(shù)據(jù)速率要達(dá)到36 Mbit/s，同時(shí)采用16QAM調(diào)制方式和3/4的碼率，所以每個(gè)子載波需要攜帶3 bit信息，則子載波數(shù)為144 bit/3 bit=48個(gè)。

表1 IEEE 802.11a WLAN PHY層標(biāo)準(zhǔn)主要參數(shù)

2 系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

2.1 時(shí)鐘單元設(shè)計(jì)

時(shí)鐘源部分采用Xilinx公司提供的數(shù)字時(shí)鐘管理單元(Digital Clock Management，DCM)產(chǎn)生所需要的各種時(shí)鐘源信號(hào)。利用Xilinx Virtex－5 FPGA硬件平臺(tái)的100 MHz的板上時(shí)鐘提供時(shí)鐘輸入信號(hào)，經(jīng)過(guò)DCM的分頻、倍頻產(chǎn)生20 MHz，40 MHz，60 MHz，80 MHz的時(shí)鐘。

2.2 控制單元設(shè)計(jì)

控制單元是整個(gè)基帶發(fā)送系統(tǒng)的大腦，主要提供各個(gè)處理模塊所需的各種數(shù)據(jù)和請(qǐng)求復(fù)位以及啟動(dòng)信號(hào)，數(shù)據(jù)在控制單元的控制下，由時(shí)鐘驅(qū)動(dòng)，進(jìn)入基帶發(fā)送系統(tǒng)。

2.3 訓(xùn)練序列設(shè)計(jì)

根據(jù)IEEE 802.11a協(xié)議規(guī)定，短、長(zhǎng)訓(xùn)練序列構(gòu)成了一幀數(shù)據(jù)的幀頭。其中，短訓(xùn)練序列包含了10個(gè)周期重復(fù)的短訓(xùn)練符合，共8 μs;而長(zhǎng)訓(xùn)練序列包含了2個(gè)有效OFDM 符號(hào)長(zhǎng)度，共6.4 μs，再加上1 個(gè) 1.6 μs 的長(zhǎng)型保護(hù)間隔，共 8 μs。

由于訓(xùn)練序列是接收機(jī)已知的確定性數(shù)據(jù)，經(jīng)過(guò)IFFT變換后依然是確定性數(shù)據(jù)，所以，在設(shè)計(jì)的具體實(shí)現(xiàn)過(guò)程中利用MATLAB將短訓(xùn)練序列的頻域數(shù)據(jù)送入IFFT處理，然后得到時(shí)域數(shù)據(jù)，再經(jīng)過(guò)量化處理生成字節(jié)位寬的二進(jìn)制有符號(hào)數(shù)據(jù)。其原理如圖2所示。

圖2 訓(xùn)練序列原理圖

對(duì)于短訓(xùn)練序列而言，采用的時(shí)鐘是20 MHz，每個(gè)短訓(xùn)練符號(hào)是0.8 μs，所以每個(gè)短訓(xùn)練符號(hào)包含16個(gè)數(shù)據(jù)，計(jì)數(shù)器模設(shè)定為16;對(duì)于長(zhǎng)訓(xùn)練序列，同樣采用20 MHz時(shí)鐘，每個(gè)長(zhǎng)訓(xùn)練符號(hào)是3.2 μs，所以每個(gè)長(zhǎng)訓(xùn)練符號(hào)包含64個(gè)數(shù)據(jù)，計(jì)數(shù)器模設(shè)定為64。

2.4 糾錯(cuò)編碼設(shè)計(jì)

根據(jù)IEEE 802.11a協(xié)議的規(guī)定，卷積編碼使用的生成多項(xiàng)式為(1338，1718)，信號(hào)域字段碼率為1/2，數(shù)據(jù)域字段在進(jìn)行刪余后，碼率為3/4。卷積碼原理如圖3所示。

圖3 卷積編碼原理圖

對(duì)于信號(hào)域字段，信號(hào)在20 MHz的時(shí)鐘驅(qū)動(dòng)下，數(shù)據(jù)按位依次存入移位寄存器中，并在每個(gè)時(shí)鐘上升沿依次向右移1位，并通過(guò)模2加法器的不同連接進(jìn)行輸出，輸出的2位總線型數(shù)據(jù)以40 MHz的輸出時(shí)鐘，通過(guò)并串轉(zhuǎn)換，轉(zhuǎn)換成非總線型數(shù)據(jù)形成最終的輸出。數(shù)據(jù)域和信號(hào)域最大的區(qū)別是，它的輸入時(shí)鐘為60 MHz，在進(jìn)行3/4碼率的刪余處理后以80 MHz時(shí)鐘將數(shù)據(jù)輸出。

2.5 交織設(shè)計(jì)

對(duì)數(shù)據(jù)進(jìn)行交織處理的目的是使突發(fā)錯(cuò)誤在時(shí)間上分散為隨機(jī)錯(cuò)誤，以便在接收端利用前向糾錯(cuò)技術(shù)糾正誤碼，恢復(fù)原消息。

硬件實(shí)現(xiàn)時(shí)，利用Xilinx FPGA內(nèi)集成的Dual Port RAM作為整個(gè)模塊的核心處理部分。這里采用乒乓操作的方法，對(duì)于信號(hào)域數(shù)據(jù)設(shè)置其交織深度為92，數(shù)據(jù)域設(shè)置為384，這樣就實(shí)現(xiàn)了對(duì)數(shù)據(jù)流的連續(xù)處理。對(duì)于RAM，采用亂序?qū)懭耄樞蜃x出，即比特流按照交織后的順序?qū)懭氲絉AM中，而后再依次讀出。交織模塊原理圖如圖4所示。

圖4 交織模塊原理圖

2.6 映射設(shè)計(jì)

對(duì)于信號(hào)域數(shù)據(jù)而言，它采用BPSK的調(diào)制方式。BPSK映射是二進(jìn)制相位鍵控的矢量調(diào)制方式，它將輸入比特映射到一個(gè)復(fù)平面上，形成復(fù)數(shù)調(diào)制符號(hào)。BPSK映射在復(fù)平面中共有兩個(gè)樣點(diǎn)，共表示兩種矢量狀態(tài)。

數(shù)據(jù)域采用了更為高效的16QAM映射[4]調(diào)制方式，能得到更高的頻譜效率，且具有抗噪聲能力強(qiáng)等優(yōu)點(diǎn)，因此得到了廣泛的應(yīng)用。

2.7 導(dǎo)頻設(shè)計(jì)

在通過(guò)訓(xùn)練序列對(duì)信道進(jìn)行補(bǔ)償后，仍然會(huì)存在一定的頻率偏移，這將直接導(dǎo)致子載波的相位發(fā)生偏轉(zhuǎn)，嚴(yán)重影響系統(tǒng)性能。OFDM符號(hào)利用4個(gè)子載波傳遞導(dǎo)頻信息，以保證在存在相位噪聲和頻率漂移的情況下進(jìn)行可靠的相干檢測(cè)處理，這4個(gè)子載波由二進(jìn)制偽隨機(jī)碼序列經(jīng)過(guò)BPSK調(diào)制而來(lái)，序號(hào)分別是 －21，－7，7，21。把經(jīng)過(guò)BPSK和16QAM調(diào)制后的復(fù)數(shù)數(shù)據(jù)流每48個(gè)分為一組，對(duì)應(yīng)一個(gè)OFDM符號(hào)，再把這些符號(hào)映射到序號(hào)為－26～26(除了 －21，－7，7，21)的子載波上。

導(dǎo)頻插入模塊的硬件原理圖如圖5所示。其中dpi_in為輸入數(shù)據(jù)端口，dpi_rdy為輸出有效指示，dpi_out為輸出數(shù)據(jù)端口，index為輸入數(shù)據(jù)標(biāo)號(hào)，它通過(guò)查找表模塊進(jìn)行變換生成RAM的寫地址，輸入計(jì)數(shù)從0～47進(jìn)行映射，中間插入4個(gè)導(dǎo)頻符號(hào)，為52個(gè)子載波。由于導(dǎo)頻插入模塊的輸出為IFFT模塊的輸入，因此需要一個(gè)模為64的計(jì)數(shù)器以生成輸出地址。

圖5 導(dǎo)頻插入原理圖

2.8 IFFT 設(shè)計(jì)

IFFT是一種高效的數(shù)字調(diào)制技術(shù)，它可以產(chǎn)生相互正交的子載波，把基帶發(fā)送數(shù)據(jù)加載上去。和傳統(tǒng)的頻分復(fù)用(Frequency Division Multiplexing，F(xiàn)DM)相比，IFFT 調(diào)制技術(shù)占用的頻帶更窄，節(jié)約了寶貴的頻譜資源。

在OFDM基帶發(fā)送處理器的設(shè)計(jì)中，利用Xilinx FFT硬核實(shí)現(xiàn)數(shù)據(jù)調(diào)制，有效降低了硬件實(shí)現(xiàn)的復(fù)雜度，大大縮短了設(shè)計(jì)的周期。

2.9 循環(huán)前綴和加窗設(shè)計(jì)

循環(huán)前綴是OFDM系統(tǒng)的一個(gè)重要特色。眾所周知，OFDM技術(shù)對(duì)抗多徑時(shí)延擴(kuò)展的能力很強(qiáng)。一般情況下，在相鄰的OFDM符號(hào)之間插入一段保護(hù)間隔可以有效地消除符號(hào)間干擾[5－6]，前提是時(shí)延擴(kuò)展長(zhǎng)度小于插入的保護(hù)間隔長(zhǎng)度，這樣多徑時(shí)延擴(kuò)展就不會(huì)對(duì)下一個(gè)OFDM符號(hào)造成干擾。在這段時(shí)間里可以不傳輸任何信號(hào)，但OFDM各個(gè)子載波之間的正交性會(huì)遭到嚴(yán)重破壞，導(dǎo)致載波間的相互干擾。為了使OFDM符號(hào)在帶外的功率譜密度下降得更快，往往還需要對(duì)數(shù)據(jù)進(jìn)行加窗處理。

具體實(shí)現(xiàn)時(shí)，使用2個(gè)地址空間為64的RAM來(lái)存儲(chǔ)數(shù)據(jù)，地址信號(hào)由上一級(jí)模塊的輸出數(shù)據(jù)標(biāo)號(hào)提供。加循環(huán)前綴的方法是將上一級(jí)模塊輸出的64個(gè)復(fù)數(shù)數(shù)據(jù)中的后16個(gè)數(shù)據(jù)加到樣值前，形成80個(gè)數(shù)據(jù)。加窗處理要求每個(gè)OFDM符號(hào)最后多輸出一個(gè)數(shù)據(jù)，該數(shù)據(jù)依然滿足周期性要求。

2.10 系統(tǒng)總體實(shí)現(xiàn)

在對(duì)各個(gè)子模塊構(gòu)建以后，需要對(duì)整個(gè)OFDM基帶發(fā)送系統(tǒng)進(jìn)行構(gòu)建，其框圖如圖6所示。具體方法是在頂層模塊中對(duì)各個(gè)底層子模塊進(jìn)行例化，并進(jìn)行聯(lián)合仿真測(cè)試。

圖6 系統(tǒng)框圖

經(jīng)過(guò)Xilinx XST綜合器綜合后，得到RTL級(jí)結(jié)構(gòu)圖，如圖7所示。利用Xilinx Simulator對(duì)工程進(jìn)行仿真，結(jié)果如圖8所示。

圖7 系統(tǒng)RTL級(jí)結(jié)構(gòu)(截圖)

圖8 系統(tǒng)仿真(截圖)

對(duì)工程文件進(jìn)行綜合，利用PlanAhead對(duì)信號(hào)進(jìn)行管腳約束，并實(shí)現(xiàn)、生成比特流文件，將其下載至Virtex－5 FPGA開發(fā)板中，利用在線邏輯分析儀Chipscope Pro對(duì)輸出信號(hào)監(jiān)視，其硬件仿真波形如圖9所示。

圖9 硬件仿真波形(截圖)

從硬件仿真圖中可以看出，各輸出信號(hào)的硬件測(cè)試結(jié)果與圖9的時(shí)序仿真的輸出值一致，基于FPGA的OFDM基帶發(fā)送系統(tǒng)在FPGA上得到了正確實(shí)現(xiàn)。

3 結(jié)束語(yǔ)

由于OFDM技術(shù)自身的獨(dú)特優(yōu)勢(shì)，它在寬帶無(wú)線接入、B3G、UWB、無(wú)線WiMAX城域網(wǎng)、無(wú)線WiFi局域網(wǎng)等眾多領(lǐng)域得到了廣泛的應(yīng)用?？傊琌FDM作為無(wú)線接入系統(tǒng)的基本實(shí)現(xiàn)技術(shù)，已經(jīng)成為人們未來(lái)解決高速數(shù)據(jù)在無(wú)線信道中傳輸問(wèn)題的重要方案。本文結(jié)合了IEEE 802.11a無(wú)線局域網(wǎng)協(xié)議，利用當(dāng)今數(shù)字電路設(shè)計(jì)中最為流行的SOPC設(shè)計(jì)技術(shù)，以Xilinx高端系列FPGA為硬件載體，在單個(gè)可編程FPGA芯片上實(shí)現(xiàn)了基于FPGA的OFDM基帶發(fā)送系統(tǒng)。并經(jīng)軟件仿真和硬件測(cè)試，驗(yàn)證了設(shè)計(jì)的正確性，為進(jìn)一步提高OFDM系統(tǒng)性能提供了優(yōu)良的設(shè)計(jì)和實(shí)現(xiàn)方法。

[1]郭繼經(jīng)，李曉飛，張國(guó)棟.IEEE802.11a的OFDM基帶調(diào)制的FPGA實(shí)現(xiàn)[J].電視技術(shù)，2010，34(S1):90－93.

[2]WANG Peng，WU Xianli.WiFi and WiMax optimization design of transmission and application[C]//Proc.International Conference on Applied Physics and Industrial Engineering 2012.[S.l.]:Elsevier B.V.，2012:1694－1700.

[3]KONHAEUSER W.Broadband wireless access solutions－progressive challenges and potential value of next generation mobile networks[J].Wireless Personal Communications，2006，37(3/4):243－259.

[4]趙秋明，劉海溶，翟江輝.基于FPGA的全數(shù)字高階QAM載波同步設(shè)計(jì)[J].電視技術(shù)，2011，35(21):62－65.

[5]KUMAR A，PANDEY R.A bandwidth－efficient method for cancellation of ICI in OFDM systems[J].International Journal of Electronics and Communications，2009，63(7):569－575.

[6]LONG Yi，KUANG Linling，LU Jianhua.Precoded OFDM system for ICI mitigation over time－frequency selective fading channels[J].Tsinghua Science and Technology，2009(4):206－211.