潘成勝，韓 睿，劉春玲

（大連大學(xué)遼寧省高校通信與信號(hào)處理重點(diǎn)實(shí)驗(yàn)室，遼寧大連 116622）

隨著航天技術(shù)的不斷發(fā)展，航天器在整個(gè)空間鏈路之間傳輸?shù)臄?shù)據(jù)類型越來(lái)越復(fù)雜，數(shù)傳速率越來(lái)越高。AOS（高級(jí)在軌系統(tǒng)）是CCSDS（空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì)）提出的一種數(shù)據(jù)通信和傳輸體制，它滿足了高速率、大容量的數(shù)據(jù)處理和傳輸要求［1］。

幀同步技術(shù)是實(shí)現(xiàn)大容量數(shù)據(jù)傳輸?shù)年P(guān)鍵技術(shù)之一，該技術(shù)主要采用在接收端重新定位識(shí)別發(fā)送端發(fā)送的特定碼組來(lái)解決幀的界限問(wèn)題，是接收端后續(xù)數(shù)據(jù)處理的前提和基礎(chǔ)，直接影響著通信系統(tǒng)的性能［2］。

傳統(tǒng)的幀同步檢測(cè)，數(shù)據(jù)輸入和處理方式都是串行的［3-4］，但某些情況下，幀同步檢測(cè)能力受限:一是高速串行碼流的幀同步檢測(cè)，采用串檢方法對(duì)芯片處理速度提出較高要求;二是在某些數(shù)字系統(tǒng)中需對(duì)并行碼流進(jìn)行幀同步檢測(cè)，需要進(jìn)行并串轉(zhuǎn)換后才能采用串檢方法，方法繁瑣且處理時(shí)延提高。文獻(xiàn)［5］解決了同步狀態(tài)判斷時(shí)間過(guò)短的問(wèn)題，但該方法針對(duì)串行碼流且會(huì)帶來(lái)幀同步碼的相位變化。文獻(xiàn)［6］解決了高速數(shù)據(jù)吞吐率與芯片處理速度之間的矛盾，但該方法針對(duì)串行碼流且使用的芯片資源較多。因此，本文提出一種基于FPGA的并入并檢AOS幀同步檢測(cè)方法，并對(duì)其性能進(jìn)行了仿真分析與測(cè)試，結(jié)果表明該方法實(shí)現(xiàn)了高速串行碼流或并行碼流的同步搜索，在處理時(shí)鐘頻率、誤鎖概率、平均同步時(shí)間和芯片資源使用方面的性能優(yōu)于串行檢測(cè)。

1 AOS幀同步檢測(cè)過(guò)程

AOS幀同步檢測(cè)過(guò)程分為以下4種狀態(tài)，即搜索態(tài)、校核態(tài)、同步態(tài)和失步態(tài)，如圖1所示。數(shù)據(jù)接收的起始時(shí)刻或失步時(shí)刻，需進(jìn)入搜索態(tài)。當(dāng)檢測(cè)到一組ASM（幀同步碼）后，隨即進(jìn)入校核態(tài)。在校核態(tài)中，為降低虛假同步，若連續(xù)檢測(cè)到ASM的次數(shù)等于后方保護(hù)時(shí)間a時(shí)，則進(jìn)入同步態(tài)，否則重新回到搜索態(tài)，重復(fù)上述過(guò)程。同步態(tài)下，若在規(guī)定的字節(jié)數(shù)內(nèi)仍能連續(xù)檢測(cè)到ASM，則一直保持同步態(tài)。此時(shí)，輸出去掉ASM的數(shù)據(jù)，并給出幀同步指示信號(hào)。失步態(tài)中，若連續(xù)未檢測(cè)到ASM的次數(shù)等于前方保護(hù)時(shí)間b時(shí)，則進(jìn)入搜索態(tài)，否則當(dāng)檢測(cè)到ASM時(shí)，重新回到同步態(tài)。

圖1 幀同步檢測(cè)過(guò)程狀態(tài)圖

衡量AOS幀同步系統(tǒng)的性能指標(biāo)有很多，本文主要從漏檢概率、誤鎖概率、平均同步時(shí)間和平均同步保持時(shí)間等指標(biāo)考慮［2］。

幀同步系統(tǒng)漏檢有誤碼的ASM稱為漏檢概率PL，記為

式中:J為誤碼容限;i為比特?cái)?shù);為M中取i的組合數(shù);M為ASM的長(zhǎng)度;Pe為信道誤碼率。

幀同步系統(tǒng)錯(cuò)誤地識(shí)別一幀的開(kāi)始稱為虛警概率PA，記為

幀同步系統(tǒng)在a幀內(nèi)錯(cuò)誤的進(jìn)入同步態(tài)稱為誤鎖概率 Pws，記為

式中:L為幀長(zhǎng);a為后方保護(hù)時(shí)間。

幀同步系統(tǒng)開(kāi)始工作到進(jìn)入同步狀態(tài)所經(jīng)歷的時(shí)間稱為平均同步時(shí)間Tw，忽略漏檢概率和虛警概率［7］，記為

式中:CP為幀同步檢測(cè)處理時(shí)鐘。

幀同步系統(tǒng)從進(jìn)入同步態(tài)到失步態(tài)所經(jīng)歷的時(shí)間稱為平均同步保持時(shí)間，記為

式中:b為前方保護(hù)時(shí)間。

2 并行幀同步碼檢測(cè)器的設(shè)計(jì)

2.1 并入并檢AOS幀同步檢測(cè)方法

傳統(tǒng)的幀同步碼檢測(cè)是把接收到的串行碼流逐位送入串行移位寄存器，其中，移位寄存器的級(jí)數(shù)與給定的幀同步碼組的長(zhǎng)度相等，當(dāng)移位寄存器內(nèi)存儲(chǔ)的碼組X與要檢測(cè)的幀同步碼組Y相等時(shí)，即認(rèn)為檢測(cè)到一個(gè)幀同步碼組［3］。

AOS協(xié)議中規(guī)定的ASM與交織深度有關(guān)，以ASM字節(jié)數(shù)N為例，并行幀同步碼檢測(cè)器需要N+1級(jí)并入并出移位寄存器。其目的在于允許待檢并行碼流有一個(gè)字節(jié)的滑動(dòng)，這樣無(wú)須考慮數(shù)據(jù)串并轉(zhuǎn)換的開(kāi)始，均可正確檢出ASM，調(diào)整數(shù)據(jù)輸出。并行碼流按時(shí)鐘節(jié)拍逐字節(jié)地送入并行幀同步碼檢測(cè)器，與此同時(shí)，在該時(shí)鐘頻率下，從存儲(chǔ)字節(jié)的高位依次滑動(dòng)取出各路待檢ASM。每一路待檢ASM都與給定的ASM按位進(jìn)行異或運(yùn)算。運(yùn)算后的結(jié)果累加求和，若小于預(yù)先設(shè)置的誤碼容錯(cuò)范圍，即判定為一個(gè)有效的ASM。最后，將所有幀同步檢測(cè)的結(jié)果進(jìn)行或運(yùn)算，得到最終的同步狀態(tài)。并行幀同步檢測(cè)的原理框圖如圖2所示。

圖2 并入并檢幀同步檢測(cè)的原理框圖

2.2 設(shè)計(jì)方案

FPGA實(shí)現(xiàn)并行幀同步碼檢測(cè)的頂層原理圖如圖3所示。該系統(tǒng)是由PLL模塊，幀同步碼檢測(cè)器，幀同步碼計(jì)數(shù)控制器，前、后方保護(hù)計(jì)數(shù)器，幀同步計(jì)數(shù)器，數(shù)據(jù)RAM控制器，數(shù)據(jù)輸出控制器和雙RAM組成。

圖3 并行幀同步碼檢測(cè)的頂層原理圖

幀同步碼檢測(cè)器檢測(cè)數(shù)據(jù)中的ASM，若該ASM在誤碼容限范圍內(nèi)，則向幀同步碼計(jì)數(shù)控制器輸出已檢測(cè)到ASM的使能信號(hào)。幀同步碼計(jì)數(shù)控制器接收已檢測(cè)到ASM的使能信號(hào)，將幀同步的狀態(tài)分成前方保護(hù)時(shí)間、后方保護(hù)時(shí)間和幀同步時(shí)間，分別送入與之相連接的計(jì)數(shù)器，數(shù)據(jù)輸出控制器根據(jù)上述計(jì)數(shù)器的不同數(shù)值來(lái)控制幀同步碼檢測(cè)后的數(shù)據(jù)輸出和幀同步狀態(tài)的使能輸出。整個(gè)處理過(guò)程，采用雙RAM進(jìn)行數(shù)據(jù)的存儲(chǔ)。

3 仿真驗(yàn)證與分析

并行幀同步檢測(cè)的功能驗(yàn)證在ISE 12.2和Modelsim SE6.5的環(huán)境下完成，驗(yàn)證所采用的芯片是Xilinx Virtex-5系列的XC5VSX50T。實(shí)驗(yàn)測(cè)試在光纖系統(tǒng)中完成，其中光纖傳輸?shù)拇a速率為1.25 Gbit/s，物理層8B/10B解碼后的8 bit并行數(shù)據(jù)時(shí)鐘為125 MHz，F(xiàn)PGA芯片處理時(shí)鐘的最小值為125 MHz。

3.1 性能仿真

3.1.1 檢測(cè)速率

針對(duì)并行碼流，設(shè)其字節(jié)寬度為P（單位bit），那么采用并入并檢方法，其處理時(shí)鐘頻率是傳統(tǒng)方法的1/P。針對(duì)串行碼流，需在并行幀同步碼檢測(cè)器的前端增加串并轉(zhuǎn)換，這樣芯片只在串并轉(zhuǎn)換部分采用高速時(shí)鐘，剩余部分均采用低速時(shí)鐘，降低芯片的性能要求。

3.1.2 漏檢概率

仿真參數(shù)設(shè)置如下:M=32 bit;誤碼率Pe的范圍是10-5～10-1;誤碼容限J的范圍是2～4;字節(jié)寬度P=8 bit;幀同步檢測(cè)方式為并檢和串檢，仿真結(jié)果如圖4所示。從圖中分析可得，漏檢概率隨誤碼率的增加而增加，隨誤碼容限的增加而降低。在不同幀同步檢測(cè)方式下，誤碼率與漏檢概率的關(guān)系曲線重合，說(shuō)明二者性能一致。

圖4 不同誤碼率下串檢和并檢的漏檢概率

3.1.3 誤鎖概率

仿真參數(shù)設(shè)置如下:M=32 bit;幀長(zhǎng)L=1 024 byte;誤碼容限J的范圍是0～10;誤碼率Pe的范圍是10-5～10-1;后方保護(hù)時(shí)間a的取值1～6;字節(jié)寬度P=8 bit;幀同步檢測(cè)方式為并檢和串檢。仿真結(jié)果只給出a=2和a=4兩種情況，如圖5所示。從圖中分析可得，誤鎖概率隨誤碼容限的增加而增加，隨后方保護(hù)時(shí)間的增加而減小。在J=2，a=2時(shí)，并行檢測(cè)的誤鎖概率Pws=7.766 9×10-12，而串行檢測(cè)的誤鎖概率Pws=6.212 2×10-11。說(shuō)明在相同誤碼容限和后方保護(hù)時(shí)間的前提下，并檢方式比串檢方式的誤鎖概率小。

圖5 不同誤碼容限下串檢和并檢的誤鎖概率

3.1.4 平均同步時(shí)間

仿真參數(shù)設(shè)置如下:M=32 bit;后方保護(hù)時(shí)間a的范圍是1～2，L=1 024 byte;字節(jié)寬度為P=8 bit;幀同步檢測(cè)方式為并檢和串檢，仿真結(jié)果如圖6所示。從圖6分析可得，平均同步時(shí)間隨CP的增加而減小，隨后方保護(hù)時(shí)間的增加而增加。在a=2時(shí)，CP=200 MHz，并行檢測(cè)的平均同步時(shí)間Tw=76.8 μs，而串行檢測(cè)的平均同步時(shí)間Tw=614.4 μs;CP=400 MHz，并行檢測(cè)的平均同步時(shí)間Tw=38.4 μs，而串行檢測(cè)的平均同步時(shí)間 Tw=307.2 μs。說(shuō)明在相同的后方保護(hù)時(shí)間下，并檢方式比串檢方式的平均同步時(shí)間小。

圖6 不同時(shí)鐘頻率下串檢和并檢的平均同步時(shí)間

3.1.5 平均同步保持時(shí)間

仿真參數(shù)設(shè)置如下:M=32 bit;誤碼容限J的范圍是2～4;誤碼率Pe的范圍是10-5～10-1;前方保護(hù)時(shí)間b的范圍是1～4;字節(jié)寬度P=8 bit;幀同步檢測(cè)方式為并檢和串檢。仿真結(jié)果只給出b=1和b=3兩種情況，如圖7所示。從圖中分析可得，平均同步保持時(shí)間隨誤碼率的增加而較小，隨前方保護(hù)時(shí)間的增加而增加。在不同幀同步檢測(cè)方式下，誤碼率與平均同步保持時(shí)間的關(guān)系曲線重合，說(shuō)明二者性能一致。

圖7 不同誤碼率的平均同步保持時(shí)間

上述仿真，并行檢測(cè)的數(shù)據(jù)輸入均為并行碼流，而串行檢測(cè)的數(shù)據(jù)輸入均為串行碼流。

3.1.6 資源使用

本文分別對(duì)幀同步碼的串行檢測(cè)和并行檢測(cè)進(jìn)行功能仿真，每種檢測(cè)的輸入又分為串行碼流和并行碼流兩種?？紤]的芯片資源參數(shù)包括Slice數(shù)目、LUTs、觸發(fā)器、輸入輸出組件和全局緩沖5部分。從表1分析可得，并入并檢方法雖使用過(guò)多的輸入輸出組件和LUTs，但在重要資源的使用上，如Slice數(shù)目、觸發(fā)器和全局緩沖的使用最少。

表1 4種檢測(cè)方法的資源使用情況

3.2 結(jié)果分析

在選擇幀同步檢測(cè)方法及系統(tǒng)參數(shù)時(shí)，總是希望處理時(shí)鐘頻率越低越好，漏檢概率越小越好，誤鎖概率越小越好，平均同步時(shí)間越短越好，平均同步保持時(shí)間越長(zhǎng)越好，使用芯片資源越少越好。綜上分析可得:并行檢測(cè)方法在漏檢概率和平均同步保持時(shí)間方面的性能與串行檢測(cè)一致;而在處理時(shí)鐘頻率、誤鎖概率、平均同步時(shí)間和芯片資源使用方面的性能優(yōu)于串行檢測(cè)。

4 小結(jié)

并入并檢AOS幀同步檢測(cè)方法采用待檢數(shù)據(jù)并行輸入，幀同步檢測(cè)并行處理，解決了傳統(tǒng)的串行檢測(cè)方法的幀同步檢測(cè)能力受限問(wèn)題，適用于高速串行碼流或并行碼流的同步搜索。從性能上分析，該方法在處理時(shí)鐘頻率、誤鎖概率、平均同步時(shí)間方面優(yōu)于串行檢測(cè)。在芯片資源使用方面，雖使用了較多的輸入輸出組件，但重要資源的使用最少。

：

［1］Advanced orbiting systems，networks and data links:summary of concept，rationale，and performance［EB/OL］.［2012-01-05］.http://webapp1.dlib.indiana.edu/cgi-bin/virtcdlib/index.cgi/4278621/FID2/CCSDS/700X0G3.PDF.

［2］肖志東，李帥.AOS系統(tǒng)中的幀同步技術(shù)性能分析與仿真［J］.沈陽(yáng)理工大學(xué)學(xué)報(bào)，2010，29（3）:20-25.

［3］王蘭勛，張鎖良.一種幀同步碼檢測(cè)方案及實(shí)現(xiàn)［J］.河北大學(xué)學(xué)報(bào):自然科學(xué)版，2004，24（2）:180-183.

［4］范寒柏，谷力偉，趙冉.幀同步系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)［J］.電子設(shè)計(jì)工程，2009，17（8）:36-38.

［5］單寶堂，王華，張健，等.一種并行幀同步設(shè)計(jì)方案的提出、設(shè)計(jì)與應(yīng)用［J］.電子技術(shù)應(yīng)用，2005（6）:61-64.

［6］陳燕.基于FPGA高速幀同步設(shè)計(jì)及性能分析［J］.無(wú)線電工程，2010，40（5）:25-26.

［7］孫玉.數(shù)字復(fù)接技術(shù)［M］.北京:人民郵電出版社，1983.