湖南涉外經(jīng)濟學院信息科學與工程學院 楊 燦

1.引言

在測量技術(shù)中，使用比較廣泛的是對寬頻率范圍的時間和寬的頻率測量技術(shù)。而數(shù)字式的頻率和時間的測量技術(shù)具有精度高，讀數(shù)方便等優(yōu)點，因而成為當前普遍使用的時間和頻率的測量方式。雖然構(gòu)成測量頻率的儀器使用直接計數(shù)的方法構(gòu)成是最簡單的，但是直接計數(shù)方法的測量精度并不高，而且隨著被測信號頻率的變化測量精度也會變化，而多周期同步測量的方法雖然沒有在實質(zhì)上達到提高測量精度的目的，但是對高低頻信號能實現(xiàn)相同的測量分辨率[1]。這種測頻方法在實現(xiàn)高精度頻率測量的同時大大減少了對硬件的需求，從而對電路的體積也實現(xiàn)了小型化。

2.基本原理

使用多周期同步法測頻技術(shù)，可以提高測量精度，并且可以實現(xiàn)整個測量頻段內(nèi)的等精度測量，其原理就是多周期同步法測頻技術(shù)的閘門時間隨著被測信號周期的變化而變化，實現(xiàn)了與被測信號周期的同步，從而消除了對被測信號計數(shù)產(chǎn)生的誤差[2]。

如圖1，一開始，閘門電路等待時基閘門電路發(fā)出的開啟信號，計數(shù)器檢測到被測信號的上升沿后才開始計數(shù)[3]。接著，計數(shù)器A對被測信號計數(shù)，計數(shù)器B對時基脈沖技術(shù)。而當閘門關(guān)閉等到時基閘門電路給出的信號后，兩組計數(shù)器一直等到被測信號上升沿到來的時刻才真正結(jié)束計數(shù)，從而完成一次測量過程?？梢钥闯鰰r基閘門與設定的閘門并不是嚴格相等，但最大差值不會超過被測信號的一個周期，被測信號的計數(shù)值是準確的不存在±1誤差。

被測信號頻率的計算方法如下：

設被測信號的計數(shù)值為N，對時基信號的計數(shù)值為N0，時基信號的頻率為f0，閘門時間為τ，則被測信號的頻率為：

計數(shù)器的開閉與被測信號是完全同步的，即在實際閘門中包含整數(shù)個被測信號的完整周期，因而不存在對被測信號計數(shù)的±1誤差，由上式微分可得：

得到測量分辨率為：

由上式可以看出，測量分辨率與被測信號頻率的大小無關(guān)，僅與實際閘門時間及時基頻率有關(guān)，即實現(xiàn)了被測頻帶內(nèi)的等精度測量。閘門時間越長，時基頻率越高，分辨率越高。

圖1 多周期同步法原理圖

圖2 時基閘門仿真波形圖

圖3 運算處理單元方框圖

3.軟件各模塊設計與仿真

3.1 時基閘門模塊

時基閘門模塊的主要功能是為兩個計數(shù)器提供清零信號和時基閘門信號，同時為計數(shù)器A提供結(jié)果輸出的控制信號。由于整個系統(tǒng)的標準頻率信號為50MHz，量程為5Hz-200MHz，為了盡量提高測量精度，采用的閘門時間為1s。具體實現(xiàn)方法為將標準信號計數(shù)分頻計數(shù)產(chǎn)生2Hz左右的信號，將該信號的高電平作為閘門時間，在信號的低電平的時刻，根據(jù)計數(shù)器的計數(shù)值，先后分別產(chǎn)生數(shù)據(jù)輸出信號和清零信號。圖2是該模塊的仿真結(jié)果。

3.2 計數(shù)模塊

具體的實現(xiàn)方式為，首先由時基閘門電路給出閘門開啟信號，此時，計數(shù)器A和B并不開始計數(shù)，而是等到被測信號的上升沿到來時，計數(shù)器A才真正開始計數(shù)，與此同時計數(shù)器A輸出另一個閘門開啟信號，計數(shù)器B接到A的閘門信號后開始計數(shù)。然后，兩組計數(shù)器分別對被測信號和時基脈沖計數(shù)。當時基閘門電路給出閘門關(guān)閉信號后，計數(shù)器A和B并不立即停止計數(shù)，而是等到被測信號上升沿到來的時刻計數(shù)器A才真正結(jié)束計數(shù)，與此同時計數(shù)器A輸出一個閘門關(guān)閉信號，計數(shù)器B收到該信號后停止計數(shù)，完成一次測量過程。可以看出，實際閘門與設定的閘門并不嚴格相等，但最大差值不超過被測信號的一個周期，被測信號的計數(shù)值是準確的不存在±1誤差。

3.3 運算處理單元

運算處理單元是整個系統(tǒng)最復雜的部分，也是整個系統(tǒng)消耗資源最多的部分。整個運算處理單元要完成兩個計數(shù)結(jié)果的運算處理，同時將處理得到的二進制結(jié)果轉(zhuǎn)換成二進制的BCD碼。本設計中乘法器的設計直接采用綜合工具元件庫內(nèi)的乘法器，用booth編碼和WALLACE TREE的結(jié)構(gòu)實現(xiàn)。倒數(shù)單元采用除法器實現(xiàn)，考慮到是無符號的除法，本設計中采用的是基本的存儲式除法器。BCD碼的轉(zhuǎn)換主要采用除法器和加法器實現(xiàn)，由于本設計要得到除法運算的商和余數(shù)。所以除法器的設計沒有采用乘法器實現(xiàn)，而直接采用常系數(shù)除法器完成除10運算。圖3是該模塊的方框圖。

4.實驗結(jié)果

實驗測試數(shù)據(jù)如表1所示。

表1 測試結(jié)果

5.結(jié)束語

本文所采用的等精度頻率測量原理，由被測信號來啟動計數(shù)器的時基閘門，實現(xiàn)了被測信號的無誤差計數(shù)。實驗表明，該頻率計基本達到了預期的設計指標。克服了傳統(tǒng)的直接測頻法和測周法的缺點，能在頻率范圍變化較大時，都有比較高的測量精度。

[1]林建英,宋野.高精度數(shù)字頻率計的FPGA設計實現(xiàn)[J].電測與儀表,2001,38(432):5-7.

[2]周欣.高精度恒誤差數(shù)字頻率計設計[J].南京氣象學院學報,2000,23(3):435-439.

[3]武衛(wèi)華,陳德宏.基于EDA技術(shù)的數(shù)字頻率計芯片化的實現(xiàn)[J].電測與儀表,2004,41(460):52-55.