楊新華 ,韓永軍

(1.蘭州理工大學(xué) 電氣工程與信息工程學(xué)院，甘肅 蘭州 730050；2.甘肅省工業(yè)過程先進(jìn)控制重點(diǎn)實(shí)驗(yàn)室，甘肅 蘭州 730050)

隨著數(shù)字化變電站技術(shù)的大力發(fā)展和IEC61850標(biāo)準(zhǔn)體系的全面推廣，標(biāo)志著變電站自動(dòng)化技術(shù)進(jìn)入了全新階段。因?yàn)镮EC61850標(biāo)準(zhǔn)的發(fā)展方向是“即插即用”，與數(shù)字化變電站接口相關(guān)的產(chǎn)品將得到快速發(fā)展[1]。數(shù)字化變電站計(jì)量?jī)x表作為數(shù)字化變電站內(nèi)部的智能電子設(shè)備，接收合并單元的數(shù)據(jù)包并由內(nèi)部的數(shù)據(jù)處理模塊進(jìn)行運(yùn)算，得到電壓、電流等，整個(gè)過程全部為數(shù)字量，沒有模擬量的參與，計(jì)量?jī)x表的精度將大大提高。

近年來，同類產(chǎn)品普遍使用高速數(shù)字信號(hào)處理器來完成，但其成本較高且工藝復(fù)雜，導(dǎo)致設(shè)計(jì)靈活性不夠。本文提出了一種基于SoPC的設(shè)計(jì)方案，不僅具有較大的靈活性，而且通過對(duì)高速FPGA的配置可靈活地對(duì)設(shè)計(jì)進(jìn)行改動(dòng)，以適應(yīng)技術(shù)的快速發(fā)展，同時(shí)系統(tǒng)功耗、成本、設(shè)計(jì)復(fù)雜性都得以降低。

1 總體設(shè)計(jì)

基于SoPC的數(shù)字化變電站計(jì)量?jī)x表的系統(tǒng)設(shè)計(jì)方案如圖1所示。系統(tǒng)由兩路電源、光纖通信電路、以太網(wǎng)接口電路、RTC、LCD、Flash、紅外線接口及一片 Cyclone II FPGA組成。其中協(xié)議解析單元、DSP、系統(tǒng)控制單元都在一片F(xiàn)PGA上實(shí)現(xiàn)，F(xiàn)PGA在設(shè)計(jì)中處于核心。

系統(tǒng)工作流程：協(xié)議解析單元接收合并單元通過光纖或雙絞線發(fā)出的SMV數(shù)據(jù)包,由Nios II處理器解析后存放在FIFO中供DSP模塊讀??；數(shù)字信號(hào)處理單元負(fù)責(zé)完成電量、功率以及電能的計(jì)算等任務(wù)，計(jì)算結(jié)果存儲(chǔ)在FIFO中供系統(tǒng)控制CPU讀??；系統(tǒng)控制模塊的Nios II處理器對(duì)電量信息進(jìn)行處理,最終完成電參數(shù)的顯示、儲(chǔ)存,同時(shí)響應(yīng)站控層通信服務(wù)請(qǐng)求等功能。

2 主要硬件設(shè)計(jì)

2.1 以太網(wǎng)接口電路設(shè)計(jì)

本文采用LAN91C111實(shí)現(xiàn)與站內(nèi)以太網(wǎng)連接，該芯片是SMSC公司專為嵌入式應(yīng)用系統(tǒng)而推出的第三代快速以太網(wǎng)控制器,片上集成了MAC和PHY,符合IEEE802.3/802.U-100Base-Tx/10Base-T規(guī)范[2-3]。LAN91C111與 Nios II軟核連接方便，它作為Avalon Memory-Mapped Tristate Slave器件掛在Avalon-MM總線上與Avalon Memory-Mapped Tristate Master連接。LAN91C111的地址線A1～A15、數(shù)據(jù)線D0～D31、讀寫控制信號(hào)分別與 Nios II的相應(yīng)信號(hào)相連，SoPC系統(tǒng)分配給該芯片的中斷優(yōu)先級(jí)為 0。 LAN91C111的輸出信號(hào) TPO+、TPO-、TPI+、YPI-接網(wǎng)絡(luò)隔離變壓器TG100-S050N2，變壓器的輸出接RJ45接口。圖2所示是以太網(wǎng)接口電路連接示意圖。

2.2 CPU系統(tǒng)模塊設(shè)計(jì)

高速以太網(wǎng)數(shù)據(jù)交換及數(shù)據(jù)包解析需要占用相當(dāng)大的CPU運(yùn)行資源，因此本設(shè)計(jì)在一片F(xiàn)PGA上設(shè)置了兩顆 CPU：cpu_ethernet負(fù)責(zé)解析數(shù)據(jù)，cpu_control負(fù)責(zé)系統(tǒng)控制。

根據(jù)該模塊要完成的功能,在SoPC系統(tǒng)上配置了標(biāo)準(zhǔn) NiosII 軟 核 、SDRAM Controler、EthernetControler、Avalon Memory-Mapped Tristate Master、片內(nèi) RAM、定時(shí)器、JTAG_UART等部件，部件添加之后需要設(shè)置各個(gè)部件之間的連接矩陣、地址、中斷優(yōu)先級(jí)。調(diào)試過程中CPU從SDRAM中啟動(dòng)，程序及程序運(yùn)行所需的堆棧、內(nèi)存都放在SDRAM中，調(diào)試完畢后硬件配置文件放在EPCS4中，程序代碼放在NOR Flash中。這部分電路設(shè)計(jì)完成后就可以在Quartus II對(duì)電路進(jìn)行管腳分配、編譯。

3 軟件設(shè)計(jì)

本文用Verilog HDL設(shè)計(jì)了一個(gè)RTC IP，用來實(shí)現(xiàn)與實(shí)時(shí)時(shí)鐘芯片的讀寫。軟件部分包括BSP層、應(yīng)用程序?qū)印SP層包括HAL、設(shè)備驅(qū)動(dòng)、標(biāo)準(zhǔn)C函數(shù)庫、RTOS、可選的軟件包。其中實(shí)現(xiàn)驅(qū)動(dòng)程序的方法采用IP核方式實(shí)現(xiàn)外部器件控制。這種方法把外部器件映射到外部存儲(chǔ)器空間，作為Avalon Slave器件連接到總線上，Nios II軟核通過總線實(shí)現(xiàn)器件控制。采用這種方法設(shè)計(jì)的主要工作硬件描述語言模塊，可以由設(shè)計(jì)者自行定義外設(shè)操作的各個(gè)存儲(chǔ)器，從而實(shí)現(xiàn)復(fù)雜的時(shí)序控制功能。IP核設(shè)計(jì)完成之后，可以由SoPC Builder開發(fā)環(huán)境調(diào)用[4]，靈活添加到用戶設(shè)計(jì)的SoPC系統(tǒng)之中，并且可以提供給其他人使用。

4 基于FPGA的電量參數(shù)算法

4.1 有效值測(cè)量

有效值可以用以下兩個(gè)公式表示：

其中M是交流信號(hào)每個(gè)周期的采樣點(diǎn)數(shù)。

在Matlab/Simulink下建立的有效值測(cè)量的算法模型流程可以用圖3表示，圖3中峰值為100的正弦信號(hào)首先經(jīng)過高通濾波，然后自乘、平方和累加后進(jìn)行開方運(yùn)算，仿真時(shí)間為一個(gè)周期,仿真結(jié)果與預(yù)期結(jié)果一致。從仿真情況來看,影響有效值測(cè)量精度的主要是周期的測(cè)量。

4.2 有功功率測(cè)量

在正弦電路中，瞬時(shí)功率可表示為：

瞬時(shí)功率在一個(gè)周期T內(nèi)的積分即為平均功率：

本文采用低通數(shù)字濾波器法實(shí)現(xiàn)有功功率的測(cè)量。這種方法將數(shù)字乘法器的運(yùn)算數(shù)據(jù)結(jié)果輸入到低通數(shù)字濾波器，從濾波器的輸出端就得到了有功功率。這是因?yàn)樵谒矔r(shí)功率的表達(dá)式中，積分第2部分UIcos(2ωtφ)的頻率為基波頻率的2倍，只要設(shè)計(jì)好合適的濾波器參數(shù)，就可以采用濾波器實(shí)現(xiàn)有功功率的測(cè)量。

4.3 數(shù)字濾波器設(shè)計(jì)

數(shù)字濾波器從實(shí)現(xiàn)的網(wǎng)絡(luò)結(jié)構(gòu)或者從單位脈沖響應(yīng)分類，可以分成無限脈沖響應(yīng)濾波器(IIR)和有限脈沖響應(yīng)濾波器(FIR)。

根據(jù)兩種濾波器的特點(diǎn)和本課題的應(yīng)用實(shí)際，高通濾波器用IIR濾波器實(shí)現(xiàn)，低通濾波器用FIR實(shí)現(xiàn)。

本文中高通數(shù)字濾波器的主要指標(biāo)如下：通帶截止頻率為 30 Hz，通帶紋波 1 dB，阻帶衰減 60 dB，采用 4階橢圓濾波器實(shí)現(xiàn)。

圖4為在Matlab/Simulink下搭建的2階Direct Form II型IIR濾波器電路模型。本文中設(shè)計(jì)的數(shù)字濾波器為4階IIR濾波器，可以由兩節(jié)Direct Form II型濾波器級(jí)聯(lián)而成。圖4中2階Direct Form II型濾波器的系數(shù)可以由Matlab生成，然后更新模型即可。

圖5為附加直流偏置的正弦信號(hào)u(t)=100sin(100πt)+30通過設(shè)計(jì)的IIR數(shù)字濾波器的仿真結(jié)果，從圖中可以看出，濾波后的信號(hào)在±100范圍內(nèi)波動(dòng)，表明該濾波器能夠很好地去除直流分量，滿足設(shè)計(jì)要求。

低通濾波器采用FIR濾波器實(shí)現(xiàn)，該濾波器主要功能是消除瞬時(shí)功率信號(hào)中頻率為2 W的交流分量，從而得到有功功率信號(hào)。據(jù)此采用equiripple法設(shè)計(jì)的FIR濾波器的主要指標(biāo)如下:阻帶截止頻率為95Hz,阻帶紋波10 dB，通帶紋波 1 dB。圖 6為在 Simulink下利用 DSP Builder搭建的4階FIR濾波器電路模型，該電路經(jīng)SignalCompiler編譯后即可生成HDL文件[5]。本設(shè)計(jì)中的FIR低通數(shù)字濾波器可以由多個(gè)4階FIR濾波器級(jí)聯(lián)而成,系數(shù)可以由Matlab生成。

圖7為附加高斯白噪聲的正弦信號(hào)通過設(shè)計(jì)的FIR數(shù)字濾波器的仿真結(jié)果。從圖中可以看出，該濾波器能夠較好地去除高頻分量，滿足設(shè)計(jì)要求。

本文提出一種基于SoPC的數(shù)字化變電站計(jì)量?jī)x表設(shè)計(jì)方案，系統(tǒng)在一片F(xiàn)PGA基礎(chǔ)上構(gòu)建，利用現(xiàn)代EDA設(shè)計(jì)工具采用自頂向下的方法進(jìn)行設(shè)計(jì)。SoPC系統(tǒng)是計(jì)量?jī)x表的工作核心，由三個(gè)模塊構(gòu)成：協(xié)議解析模塊、數(shù)據(jù)處理模塊和系統(tǒng)控制模塊。采用SoPC技術(shù)，可以大大減少系統(tǒng)的元件數(shù)量，提高系統(tǒng)可靠性。由于SoPC系統(tǒng)的靈活性，可以在不改變外圍硬件電路及印刷線路板的情況下對(duì)系統(tǒng)進(jìn)行升級(jí)。

[1]高翔.數(shù)字化變電站應(yīng)用技術(shù)[M].北京：中國電力出版社，2008.

[2]史運(yùn)鋒.基于NiosⅡ軟核的嵌入式以太網(wǎng)設(shè)計(jì)[D].南京：南京理工大學(xué)，2009.

[3]王亮,陳文藝.基于 SoPC的嵌入式以太網(wǎng)LAN91C111控制器的開發(fā)應(yīng)用[J].西安郵電學(xué)院學(xué)報(bào)，2010，15(3)：96-100.

[4]Altera Corporation.DSP builder reference manual.2010.

[5]劉建成，鄒應(yīng)全，徐偉.基于 FPGA的FIR濾波器設(shè)計(jì)與仿真[J].南京信息工程大學(xué)學(xué)報(bào)：自然科學(xué)版，2010，2(5)：400-404.