丁忠林 ，陳曉艷 ，吳佳妮

（1.天津科技大學(xué) 計(jì)算科學(xué)技術(shù)與信息工程學(xué)院，天津 300222；2.天津科技大學(xué) 電子信息與自動(dòng)化學(xué)院，天津 300222）

電阻抗斷層成像技術(shù)EIT(Electrical Impedance Tomography)即生物電阻抗成像技術(shù)(Bioelectrical Impedance Tomography)，根據(jù)人體內(nèi)部組織電特性參數(shù)(電阻率等)的不同(即不同的組織)在不同的生理、病理狀態(tài)下具有不同的電特性參數(shù)的原理，通過(guò)對(duì)其表面施加安全激勵(lì)電流(或電壓)，同時(shí)測(cè)量物體表面的電壓(或電流)信號(hào)來(lái)獲知物體內(nèi)部的電阻率分布，從而得到反映物體內(nèi)部組織特性的電導(dǎo)率斷層圖像[1]。生物電阻抗成像技術(shù)是當(dāng)今生物醫(yī)學(xué)工程學(xué)重大研究課題之一，利用生物組織或器官的電特性及其變化，提取與病理狀況相關(guān)的生物醫(yī)學(xué)信息，是繼形態(tài)、結(jié)構(gòu)成像之后，近20年出現(xiàn)的新一代功能成像技術(shù)[2]。EIT是功能成像，雖然在分辨力等方面不如結(jié)構(gòu)成像（CT），但是能夠反映內(nèi)部組織的生理變化，作為新的醫(yī)學(xué)成像技術(shù)具有較高的臨床應(yīng)用價(jià)值，具有無(wú)創(chuàng)、無(wú)輻射、成本低廉等優(yōu)點(diǎn)。CT、超聲波、核磁等成像時(shí)會(huì)對(duì)人體產(chǎn)生傷害而且價(jià)格昂貴，不易連續(xù)進(jìn)行檢測(cè)，但EIT克服了以上缺點(diǎn)，所以電阻抗成像技術(shù)被廣泛地應(yīng)用于心、肺、腦、胃及相關(guān)循環(huán)系統(tǒng)的研究中。電阻抗斷層成像系統(tǒng)國(guó)外研究發(fā)展較早，在ECT和ERT系統(tǒng)的研究中，一些機(jī)構(gòu)研制出了各自的硬件系統(tǒng)，但其系統(tǒng)結(jié)構(gòu)復(fù)雜、成本高，對(duì)其廣泛應(yīng)用研究和推廣具有局限性。因此，本文設(shè)計(jì)了以Spartan3E系列XC3S500E型號(hào)的 FPGA為核心的生物電阻抗成像系統(tǒng)由嵌入8 bit微處理器PicoBlaze實(shí)現(xiàn)邏輯控制產(chǎn)生激勵(lì)信號(hào)和高速A/D采集，實(shí)現(xiàn)數(shù)字解調(diào)并通過(guò) RS232將采集數(shù)據(jù)傳輸?shù)絇C機(jī)，重建人體內(nèi)部的電阻率分布或其變化圖像的16電極生物電阻抗成像系統(tǒng)。系統(tǒng)結(jié)構(gòu)簡(jiǎn)單、成本低、工作性能穩(wěn)定和精度較高，為電阻抗斷層成像技術(shù)被廣泛應(yīng)用研究提供了一種硬件設(shè)計(jì)方案。

1 生物電阻抗成像技術(shù)原理與EIT系統(tǒng)

人體可以看成是由一定數(shù)量的具有不同電阻抗特性的空間分布的組織組成的復(fù)合導(dǎo)體。生物組織的電導(dǎo)性與金屬導(dǎo)體不同，它主要由離子的運(yùn)動(dòng)而不是由電荷的運(yùn)動(dòng)形成。生物組織的阻抗特性與許多因素有關(guān)，包括溫度、頻率及組織的各向異性等。其中生物組織阻抗的頻率特性是設(shè)計(jì)EIT系統(tǒng)需要考慮的主要因素。生物組織是由大量細(xì)胞和細(xì)胞之間的液體組成的，其中細(xì)胞又由細(xì)胞膜和細(xì)胞質(zhì)組成，且不同的組織與器官有不同的阻抗特性。用于生物測(cè)量的電流進(jìn)入生物組織時(shí)(電流在人體內(nèi)的分布特性還與注入電流的頻率有關(guān))，電流將呈三維發(fā)散，指向性不強(qiáng)。研究表明，生物組織細(xì)胞內(nèi)液和細(xì)胞外液具有很好的導(dǎo)電性，可視為純電阻，細(xì)胞膜和組織界面等則表現(xiàn)為電容性。在低頻情況下，電流主要通過(guò)細(xì)胞外液，而細(xì)胞膜容抗很大，細(xì)胞可視為絕緣體。隨著頻率的增加，細(xì)胞膜容抗逐漸下降，細(xì)胞將參與導(dǎo)電，生物組織的整體阻抗值隨頻率的增加而減小[3]。細(xì)胞的電特性模型如圖1所示，其中，電阻R1和電容 C1代表細(xì)胞膜，R0、R2分別代表細(xì)胞內(nèi)外的流質(zhì)。如果通過(guò)在生物目標(biāo)物體四周安放電極陣列并注入交流電流，則會(huì)產(chǎn)生電流場(chǎng)，同時(shí)通過(guò)電極測(cè)量目標(biāo)物體表面的電位，由注入的交流電流和測(cè)量的電壓數(shù)據(jù)可以重構(gòu)出目標(biāo)物體橫截面內(nèi)電導(dǎo)率的空間分布，從而得到電阻抗斷層圖像。根據(jù)以上原理，EIT系統(tǒng)應(yīng)包括電極陣列、數(shù)據(jù)采集系統(tǒng)和重建圖像計(jì)算機(jī)三部分，如圖2所示。電極陣列固定在被測(cè)目標(biāo)物體周?chē)蛭矬w輸入激勵(lì)電流。數(shù)據(jù)采集系統(tǒng)主要包括精準(zhǔn)的激勵(lì)恒流源、多路轉(zhuǎn)換電路、前置電路、A/D轉(zhuǎn)換電路、解調(diào)電路和控制電路等。恒流源的作用是產(chǎn)生安全的正弦激勵(lì)電流，實(shí)現(xiàn)高精度的恒流輸出。多路轉(zhuǎn)換電路是對(duì)不同電極測(cè)量時(shí)進(jìn)行切換。前置電路是對(duì)信號(hào)進(jìn)行放大處理。A/D轉(zhuǎn)換電路是對(duì)測(cè)量信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換。解調(diào)電路是要從信號(hào)中解調(diào)出有用的阻抗信息?？刂齐娐分饕秦?fù)責(zé)激勵(lì)源及測(cè)量電路的參數(shù)設(shè)置以及將采集到的數(shù)據(jù)傳輸?shù)街亟▓D像計(jì)算機(jī)中。重建圖像計(jì)算機(jī)主要是用數(shù)據(jù)采集系統(tǒng)得到的數(shù)據(jù)，采用一定的算法重建出反映阻抗信息的圖像。

圖1 細(xì)胞的電特性模型

2 基于FPGA的EIT成像系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)

EIT成像系統(tǒng)主要是主從式方式，以高性能單片機(jī)(或DSP、FPGA)作為下位機(jī)完成數(shù)據(jù)采集，上位PC機(jī)完成圖像重建算法及圖像顯示。本文采用FPGA作為下位機(jī)，F(xiàn)PGA芯片選擇Spartan3E系列的XC3S500E芯片，其內(nèi)部具有豐富的可配置資源，可內(nèi)嵌8 bit微處理器PicoBlaze軟核，用戶(hù)可以根據(jù)需求充分利用這些資源在FPGA內(nèi)部構(gòu)建各個(gè)硬件功能模塊及其接口，且很多功能模塊都有廠(chǎng)商提供的知識(shí)產(chǎn)權(quán)核IP核可以使用，參數(shù)設(shè)置方便、功能齊全。系統(tǒng)具有結(jié)構(gòu)簡(jiǎn)單、成本低、工作性能穩(wěn)定等特點(diǎn)。

2.1 硬件系統(tǒng)設(shè)計(jì)

根據(jù)圖2，基于FPGA的EIT成像系統(tǒng)硬件設(shè)計(jì)結(jié)構(gòu)圖如圖3所示。系統(tǒng)由激勵(lì)源(DDS)、模擬多路開(kāi)關(guān)陣列及其邏輯控制(MCU)、信號(hào)處理電路、正交序列解調(diào)、數(shù)據(jù)緩存(FIFO)和通信接口(RS232)六部分構(gòu)成，其中激勵(lì)源、邏輯控制、正交序列解調(diào)、數(shù)據(jù)緩存和通信接口都通過(guò)FPGA芯片XC3S500E實(shí)現(xiàn)。系統(tǒng)的工作原理是：FPGA的DDS產(chǎn)生100 kHz正弦激勵(lì)信號(hào)，經(jīng)過(guò)處理變成5 mA電流信號(hào)，通過(guò)多路轉(zhuǎn)換開(kāi)關(guān)加到電極陣列中的一個(gè)電極上，A/D分別采樣相鄰電極之間的電壓信號(hào),經(jīng)正交解調(diào)后將電阻信息存到FIFO中。經(jīng)過(guò)電極輪流激勵(lì)和采集得到一組采樣信息，通過(guò)RS232傳輸?shù)缴衔籔C機(jī)中進(jìn)行圖像的重建。

2.1.1 激勵(lì)源

在EIT數(shù)據(jù)采集系統(tǒng)中有多種測(cè)量方式，本設(shè)計(jì)采用電流驅(qū)動(dòng)電壓測(cè)量方式，故激勵(lì)源設(shè)計(jì)成正弦恒流源?？紤]到激勵(lì)源是EIT數(shù)據(jù)采集系統(tǒng)的核心，其輸出信號(hào)的頻率決定著系統(tǒng)的工作頻率，其性能直接決定了系統(tǒng)最終的精度，所以對(duì)激勵(lì)源信號(hào)的穩(wěn)定性、精確性、動(dòng)態(tài)范圍及信噪比等的要求都比較高。為了滿(mǎn)足以上要求，設(shè)計(jì)中采用直接數(shù)字合成技術(shù)（DDS技術(shù)）設(shè)計(jì)實(shí)現(xiàn)可編程的電流源,調(diào)用Xilinx公司開(kāi)發(fā)軟件提供的IP核DDS編譯器，利用FPGA的資源在其內(nèi)部構(gòu)造DDS模塊；然后外加高速的數(shù)模轉(zhuǎn)換器AD9754和巴特沃斯二階低通濾波電路，得到正弦電壓信號(hào)；最后再經(jīng)過(guò)電壓控制電流源電路得到正弦恒流源。

本設(shè)計(jì)中設(shè)置DDS輸入時(shí)鐘頻率為125 MHz，輸出正余弦信號(hào)的頻率為100 kHz，無(wú)雜散動(dòng)態(tài)范圍為80DB，頻率分辨率為0.023 4 Hz。其中，頻率與相位的設(shè)定是由相位增量控制字PINC與相位偏移量控制字POFF所決定的。相位增量控制字PINC與輸出頻率的關(guān)系為：

其中，Bθ(n)為相位累加器的寬度，fout為輸出頻率，fclk為輸入頻率。

相位偏移量控制字POFF與初始相位的關(guān)系為：

其中，φ為初始相位。通過(guò)改變相位增量控制字POFF實(shí)現(xiàn)相位連續(xù)可調(diào)[4]。

本設(shè)計(jì)中，上位PC機(jī)可以通過(guò)串口發(fā)送32位的PINC和32位的POFF給FPGA來(lái)實(shí)現(xiàn)激勵(lì)源的頻率和相位調(diào)節(jié)。例如，當(dāng)激勵(lì)源頻率設(shè)為100 kHz時(shí)，PINC=0068DB8BH；當(dāng)激勵(lì)源頻率為50 kHz時(shí)，PINC=00346DC5H。

根據(jù)DDS技術(shù)的原理和結(jié)構(gòu)特點(diǎn)，輸出的模擬正弦波中含有大量的雜散譜線(xiàn)，需經(jīng)過(guò)低通濾波器使波形平滑。由于巴特沃斯二階低通濾波器的幅頻響應(yīng)在通帶中具有最大平坦度，且結(jié)構(gòu)簡(jiǎn)單、容易實(shí)現(xiàn)，故本設(shè)計(jì)采用由AD8066構(gòu)成的巴特沃斯二階低通濾波器。

2.1.2 模擬開(kāi)關(guān)陣列及其控制邏輯

本系統(tǒng)設(shè)計(jì)成16個(gè)電極的串行系統(tǒng)，即只有一個(gè)激勵(lì)源和一個(gè)電壓測(cè)量模塊，因而需要通過(guò)模擬開(kāi)關(guān)陣列在EIT數(shù)據(jù)采集時(shí)進(jìn)行激勵(lì)電極對(duì)與測(cè)量電極對(duì)的選擇切換。本設(shè)計(jì)采用相鄰電流激勵(lì)、相鄰電壓測(cè)量模式。設(shè)計(jì)中采用4片8選1的模擬開(kāi)關(guān)芯片MAX4598來(lái)完成16路的電流激勵(lì)選通功能。MAX4598各通道的導(dǎo)通電阻為45 Ω，選通電阻通道間不匹配小于 4 Ω，通道間的串?dāng)_抑制為-80 dB(1 MHz)，開(kāi)關(guān)關(guān)斷抑制為-90 dB(1 MHz)。采用1片8×16模擬開(kāi)關(guān)陣列芯片MT8816來(lái)完成16路的電壓測(cè)量選通功能。MT8816具有失真小、開(kāi)關(guān)帶寬大、導(dǎo)通電阻小等特性，可以降低應(yīng)用多對(duì)模擬開(kāi)關(guān)造成的電路的復(fù)雜性和不穩(wěn)定性，提高了系統(tǒng)的可靠性以及各通道的一致性。

為了完成對(duì)4片MAX4598和1片MT8816的通道選通控制需要23個(gè)端口引腳?？紤]到所選用的FPGA輸入輸出I/O引腳有限，所以使用4片74HC574SJ來(lái)完成對(duì)MAX4598和MT8816的控制，只需用到12個(gè)I/O引腳就可以滿(mǎn)足要求，節(jié)省了FPGA的資源。

2.1.3 正交序列解調(diào)

設(shè)計(jì)中充分利用FPGA的IP核資源，采用正交序列解調(diào)方法，其優(yōu)點(diǎn)是：一方面可以克服模擬解調(diào)的缺點(diǎn)，提高系統(tǒng)的精度[5]；另一方面使用IP核資源，省時(shí)省力、性能可靠。FPGA實(shí)現(xiàn)正交序列解調(diào)的原理框圖如圖4所示。利用FPGA內(nèi)部的DDS模塊在產(chǎn)生正弦激勵(lì)信號(hào)的同時(shí)產(chǎn)生同頻率的正余弦參考信號(hào)，保證了正交序列解調(diào)中參考信號(hào)的頻率和激勵(lì)信號(hào)的頻率完全一樣，進(jìn)而保證了解調(diào)結(jié)果的準(zhǔn)確性。將AD9240輸出的數(shù)字信號(hào)通過(guò)接口送入FPGA內(nèi)部，使用Xilinx公司提供的IP核MAC乘累加器進(jìn)行乘累加，從而得到測(cè)量電壓的實(shí)部信息和虛部信息，并存入數(shù)據(jù)緩存器FIFO中。本設(shè)計(jì)中IP核MAC的累加次數(shù)設(shè)置為300(即300個(gè)采樣點(diǎn)計(jì)算出一個(gè)實(shí)部信息和一個(gè)虛部信息)。

2.1.4 數(shù)據(jù)緩存和通信接口

本系統(tǒng)由16個(gè)電極完成16次激勵(lì)，每次激勵(lì)測(cè)量 13次電壓，與激勵(lì)電極相鄰的兩對(duì)電極不測(cè)量，完成一幅圖像重構(gòu)需要208個(gè)數(shù)據(jù)。設(shè)計(jì)中，在ISE9.2i中調(diào)用IP核生成器分別構(gòu)建了兩個(gè)深度為1 024、寫(xiě)寬度為32 bit、讀寬度為8 bit的異步先進(jìn)先出存儲(chǔ)器FIFO，將每次正交序列解調(diào)后得到的實(shí)部信息和虛部信息分別存放到FIFO1和FIFO2中。每采集到一個(gè)數(shù)據(jù)經(jīng)過(guò)解調(diào)存入FIFO1和FIFO2中后，立即通過(guò)串口發(fā)送給上位PC機(jī)。

2.2 軟件設(shè)計(jì)

系統(tǒng)軟件設(shè)計(jì)采用ISE 9.2i開(kāi)發(fā)環(huán)境和Notepad++文本編輯環(huán)境。根據(jù)PicoBlaze指令系統(tǒng)在Notepad++中編寫(xiě)控制代碼，并保存為.psm格式的文件，再用Xilinx的KCPSM3編譯器對(duì)文件進(jìn)行編譯，編譯后生成一個(gè)存儲(chǔ)用戶(hù)程序的 VHDL文件，將其與PicoBlaze微處理器軟核加載到ISE的工程中，建立上層文件，對(duì)各輸入、輸出口進(jìn)行配置。系統(tǒng)的軟件控制流程圖如圖5所示，控制流程為：當(dāng)上位PC機(jī)準(zhǔn)備就緒，發(fā)送開(kāi)始工作指令給PicoBlaze微控制器，該控制器接收到指令后先進(jìn)行系統(tǒng)初始化設(shè)置，然后開(kāi)始選擇激勵(lì)電極對(duì)，并按照相鄰測(cè)量模式進(jìn)行測(cè)量電極的選擇。第一個(gè)數(shù)據(jù)測(cè)量完成后，切換到下一對(duì)測(cè)量電極，直到所有測(cè)量電極都選通，然后選通下一對(duì)激勵(lì)電極，繼續(xù)進(jìn)行測(cè)量，直到全部測(cè)量完成，這樣就完成了1幅圖像重構(gòu)的數(shù)據(jù)采集。在上述過(guò)程中，數(shù)據(jù)采集并解調(diào)后，立即通過(guò)串口傳送到上位PC機(jī)。上位PC機(jī)在接收到這些數(shù)據(jù)后，采用成像算法開(kāi)始進(jìn)行圖像重建。程序反復(fù)循環(huán)執(zhí)行，直到成像計(jì)算機(jī)發(fā)出停止工作指令。

圖5 系統(tǒng)的軟件控制流程圖

3 實(shí)驗(yàn)數(shù)據(jù)

將數(shù)據(jù)采集系統(tǒng)應(yīng)用于實(shí)驗(yàn)水槽。實(shí)驗(yàn)條件為：鹽水電導(dǎo)率為710 μs/cm，水溫為25.8℃，激勵(lì)源頻率為100 kHz，激勵(lì)電流峰峰值約為1 mA。在水槽上按照相鄰激勵(lì)相鄰測(cè)量的模式，依次在電極對(duì) 1-2、2-3、3-4、4-5、5-6、6-7、7-8、8-9、9-10、10-11、11-12、12-13、13-14、14-15、15-16、16-1上施加激勵(lì)源。每進(jìn)行一次激勵(lì)，測(cè)量除激勵(lì)電極對(duì)及其相鄰的兩對(duì)電極以外的13對(duì)電極對(duì)的電壓差，即總共測(cè)量了16×13=208個(gè)數(shù)據(jù)。每采集到一個(gè)數(shù)據(jù)就進(jìn)行解調(diào)，然后將解調(diào)后的電壓的實(shí)部信息和虛部信息通過(guò)串口傳到上位PC機(jī)。再使用MATLAB V7.6.0軟件對(duì)實(shí)部信息數(shù)據(jù)和虛部信息數(shù)據(jù)做進(jìn)一步處理，得到電壓的幅值信息和相角信息，用MATLAB中的繪圖函數(shù)進(jìn)行繪圖，如圖6所示。

需要說(shuō)明的是：在理想情況下，圖6中所示的208個(gè)數(shù)據(jù)采樣點(diǎn)的幅值信息圖應(yīng)該呈對(duì)稱(chēng)的“U”型曲線(xiàn)，但是在圖6中可以看到某些“U”型曲線(xiàn)不光滑，某些“U”型曲線(xiàn)中個(gè)別點(diǎn)的測(cè)量值變化量較大。“U”型曲線(xiàn)反映了數(shù)據(jù)采集系統(tǒng)的通道一致性，圖6表明本系統(tǒng)的通道一致性還不是很好，存在一些問(wèn)題。影響系統(tǒng)各通道一致性的因素有多種，如電極的尺寸和安裝間隔是否完全一致、各通道的通信電纜長(zhǎng)度和阻抗等是否一致、多路選通電路是否一致以及電路板中各通道的布線(xiàn)情況是否完全對(duì)稱(chēng)等[6]。因此，今后將從以上幾個(gè)方面對(duì)本系統(tǒng)進(jìn)行改進(jìn)。

從實(shí)驗(yàn)結(jié)果可以看出，本文設(shè)計(jì)的16電極數(shù)字化EIT數(shù)據(jù)采集系統(tǒng)能夠準(zhǔn)確地完成被測(cè)場(chǎng)域的多通道電壓信號(hào)的采集及處理，并將采集到數(shù)據(jù)通過(guò)串口發(fā)送到上位PC機(jī)。雖然其在通道一致性上還存在一些問(wèn)題，有待進(jìn)一步地研究解決，但這并不影響該系統(tǒng)未來(lái)在醫(yī)學(xué)臨床上的應(yīng)用前景。

[1]羅仕強(qiáng).電阻抗斷層成像技術(shù)研究進(jìn)展[J].現(xiàn)代生物醫(yī)學(xué)進(jìn)展，2009，9(6)：1189-1191.

[2]王春艷.應(yīng)用于肺部檢測(cè)的電阻抗成像系統(tǒng)[M].天津：天津大學(xué)，2007.

[3]陳姝君.電阻抗斷層成像技術(shù)的研究圖像重建算法及實(shí)現(xiàn)[M].南京：南京理工大學(xué)，2008，

[4]陳曉艷.基于FPGA的生物電阻抗成像系統(tǒng)激勵(lì)源設(shè)計(jì)與實(shí)現(xiàn)[J].微計(jì)算機(jī)應(yīng)用，2011，1(32)：20-25.

[5]田海燕.電阻抗斷層成像技術(shù)理論和實(shí)踐的研究[M].重慶：重慶大學(xué)，2002.

[6]陳曉艷.肺功能電阻抗成像技術(shù)研究[M].天津：天津大學(xué)，2008.