茶國智
(大理學(xué)院 工程學(xué)院,云南 大理 671003)
文中借助學(xué)生設(shè)計的雙向(加減)計時器,如圖1所示,來探討電路設(shè)計中3個方面的常見問題。
圖1所示的電路可實現(xiàn)0~30 s雙向(即加減)計時,這是該電路的優(yōu)點,因為目前常見的多為單向計時電路,圖2所示為其仿真波形。該電路包括秒脈沖發(fā)生器、計數(shù)器、譯碼顯示電路、各種控制電路等幾個部分組成。具體為[1-5]:由一個工作于多諧振蕩模式的NE555產(chǎn)生1 Hz的時鐘CP,經(jīng)過時鐘控制電路去激勵兩個異步時序的74LS192開始計數(shù),計數(shù)輸出給兩個74LS48進行譯碼,最后由2個七段數(shù)碼管完成計時顯示,而控制部分主要包括:開關(guān)K1和RS鎖存器完成計時開始和暫停、聯(lián)動開關(guān)K2~K5和單穩(wěn)態(tài)電路完成加減計數(shù)時鐘切換和相應(yīng)初值設(shè)定、LED和限值反饋控制電路完成告警、時鐘CP控制等。
在設(shè)計中,先對電路性能指標要求進行分析,然后確立設(shè)計方案(或原理框圖),一般在此基礎(chǔ)上選擇合適的功能器件是很容易搭建出各主要功能模塊的。但是,如何將各功能模塊間正確的“聯(lián)系”起來最終實現(xiàn)所有的電路功能,在實際設(shè)計中這往往是一個令人頭痛的問題,相信許多設(shè)計者對此都有同感。
這里將此部分稱為控制方面[6]的設(shè)計問題,實質(zhì)要求為:邏輯上需要用一些信號(稱為控制信號)去決定某一個或一些信號(被控制信號)。對此的解決辦法是:把此部分看作一個簡單的邏輯電路(組合邏輯或時序邏輯)進行設(shè)計。因此,關(guān)鍵步驟是:選取合適的輸入控制信號和正確列出真值表(對組合邏輯電路而言)或狀態(tài)表(對時序邏輯電路而言)。
實際中,一般多屬于組合邏輯情況,即此時刻輸出狀態(tài)由此時刻輸入狀態(tài)決定,體現(xiàn)“即時”控制的內(nèi)涵。文中就探討屬組合邏輯的控制,且以前述電路中的告警控制和時鐘控制為例。
圖1 雙向計時器的總電路Fig.1 Total circuit diagram of two-way timer
圖2 雙向計時器的仿真波形Fig.2 Simulation waveform diagram of two-way timer
1)告警控制
在圖1電路中當(dāng)正向加計時到30 s或者反向減計時到00 s時要求實現(xiàn)LED告警功能。
張雙田[23]基于多孔介質(zhì)和Syamlal-O′brien曳力雙流體模型,研究了振動流化床內(nèi)氣固兩相流場分布,用正交試驗方法考察了表觀氣速、振動強度、分布板開孔率對床內(nèi)氣泡行為、床層壓降及其波動、床層物料分布及物料流化的均勻性等流化質(zhì)量的影響,建立了流化質(zhì)量與影響因素的函數(shù)關(guān)系式,并進行了顯著性檢驗。結(jié)果表明:適宜的分布板床層壓降比為0.17,床層徑向不均勻度與操作參數(shù)、分布板開孔率的關(guān)系式為
首先,得選取合適的輸入控制信號,從反饋控制的角度一般選擇兩74LS192的計數(shù)輸出端(QDQCQBQA)。若對于單向計數(shù)告警控制來講,確實可以。但是對雙向計數(shù)來講,因為對應(yīng)于加減計時的限值30 s和00 s,兩74LS192的計數(shù)輸出為“00000011”和“00000000”,可見兩種狀態(tài)下僅高位(十位)片74LS192的QBQA不同,仔細分析僅借助兩74LS192的輸出是不能實現(xiàn)告警控制的,需再尋找與這兩限值狀態(tài)有關(guān)的信號,不難發(fā)現(xiàn)兩74LS192的初值輸入端(D C B A)可為我們解決問題提供幫助。最終,選出高位(十位)片74LS192的計數(shù)輸出端QBQA和初值輸入端A作為輸入控制信號。
其次,正確列出真值表,如表1所示。由于LED為共陰極接法,故告警控制輸出為低有效,用L告警控制表示。
最后,根據(jù)表1可得到邏輯表達式為
由(1)式設(shè)計的告警控制電路如圖1中虛框部分所示。
2)時鐘控制
對時序邏輯電路設(shè)計而言時鐘控制一般都會涉及的。圖1所示電路中的計時開始/暫停/結(jié)束等功能就是通過控制時鐘CP的開啟與關(guān)閉來實現(xiàn)的。圖中由基本RS鎖存器的輸出LRS鎖存器實現(xiàn)計時開始/暫停,前述的告警控制的輸出L告警控制實現(xiàn)計時結(jié)束,故選取LRS鎖存器、L告警控制、時鐘CP為輸入控制信號,列出真值表如表2所示,其中輸出用L時鐘控制表示。在列真值表時如何處理像時鐘CP這樣高低電平都有的輸入信號可能會是個難題,方法就是高低情況都列出。
表1 告警控制真值表Tab.1 Truth table of alarm-control
表2 時鐘控制真值表Tab.2 Truth table of clock-cotrol
由表2可得邏輯表達式:
根據(jù)(2)式設(shè)計的時鐘控制電路如圖1中虛框部分所示。
最后,再對前述兩例作個強調(diào):舉告警控制例子旨在介紹輸入控制信號可選?。▉碜裕┤魏斡袔椭男盘?,而舉時鐘控制例子旨在介紹列真值表時對類似CP信號的處理。
數(shù)字電路設(shè)計中往往需要對時序[7]作個抉擇:是同步還是異步?比較二者,異步的電路結(jié)構(gòu)較同步簡單,但同步的時延較異步小、速度快、便于控制。在電路設(shè)計中到底采用何種時序可綜合權(quán)衡考慮,當(dāng)然從便于控制角度,一般多采用同步。
圖1所示電路采用了異步時序,兩片74LS192間連接比較簡單,采用類似“級聯(lián)”的方法,即直接將低位(個位)片的進位和借位輸出作為高位(十位)片的時鐘輸入即可。如對異步電路進行軟件仿真時常會觀察到毛刺現(xiàn)象,就是由于其時延較大的原因,這在圖2所示的仿真波形中即可觀察到。為減少時延,也可把該電路改為同步時序,可采用“分頻”的方法實現(xiàn),即NE555產(chǎn)生1 Hz的時鐘信號送低位(個位)片,同時對NE555產(chǎn)生1 Hz的時鐘信號作十分頻送高位(十位)片即可,當(dāng)然其它相關(guān)的控制電路也需作相應(yīng)的修改。
無論是異步的“級聯(lián)”還是同步的“分頻”,仔細分析兩者都在做共同的“工作”:即都在處理類似“進制”的問題,如圖1所示電路中低位片與高位片間為逢十進一的“進制”。
只有對IC的引腳[8]作正確的認識,才能很好地使用IC完成電路的設(shè)計,下面對一些特殊引腳作些解析。
1)“高/低有效”引腳
“高/低有效”是指當(dāng)該引腳為高/低電平時執(zhí)行某個規(guī)定動作或功能。如74LS192的第14引腳(CLR)為“高有效”,即當(dāng)該引腳為高電平時執(zhí)行清零動作(功能);而第11引腳(LD)則為“低有效”,即當(dāng)該引腳為低電平時執(zhí)行預(yù)置數(shù)動作或功能。
2)“同步”引腳
“同步”是指當(dāng)該引腳處于有效電平時還不能即刻執(zhí)行規(guī)定動作或功能,而必須等到時鐘的有效沿到來時才可執(zhí)行,即要與時鐘的有效沿同步。
如另一種常用的計數(shù)器74LS161的第9引腳(LD)即為“同步”引腳,當(dāng)它處于低有效電平時,還要等到時鐘的有效上升沿后才能執(zhí)行預(yù)置數(shù)動作或功能。
3)“異步”引腳
“異步”是指該引腳一旦處于有效電平則不必等到時鐘CP的有效沿到來就即刻執(zhí)行規(guī)定動作或功能,即可不與時鐘CP的有效沿同步而為異步。
如74LS192的第14引腳(CLR)和第11引腳(LD)皆為“異步”引腳,一旦處于其有效電平時將即刻執(zhí)行清零和預(yù)置數(shù)動作或功能。
數(shù)字電路設(shè)計中常會遇到諸多問題,文中借助一個0~30 s雙向(加減)計時器電路,采用例解形式對控制、時序、引腳等幾個方面的常見問題進行了解析。
[1]劉霞.電子設(shè)計與實踐[M].北京:電子工業(yè)出版社,2009.
[2]沈建國,雷劍虹.數(shù)字邏輯與數(shù)字系統(tǒng)基礎(chǔ)[M].北京:高等教育出版社,2004.
[3]王兢,王洪玉.數(shù)字電路與系統(tǒng)[M].北京:電子工業(yè)出版社,2004.
[4]Wakerly J F.Digital Design:Principles and Practices[M].3rd Ed.Published by arrangement with Prentice Hall Inc.,Pearson Education Company,2000.
[5]孫頻棟,曹江.電子設(shè)計自動化[M].2版.北京:化學(xué)工業(yè)出版社,2004.
[6]瞿德福.實用數(shù)字電路手冊[M].北京:機械工業(yè)出版社,1997.
[7]康華光.電子技術(shù)基礎(chǔ)(數(shù)字部分)[M].5版.北京:高等教育出版社,2005.
[8]閻石.數(shù)學(xué)電子技術(shù)基礎(chǔ)[M].4版.北京:高等教育出版社,1998.