李 嘉

（華北電力大學電氣與電子工程學院，北京102206）

單相電能表PCB板電路的靜電防護設計

李 嘉

（華北電力大學電氣與電子工程學院，北京102206）

單相電能表的防靜電指標已成為其在研發(fā)和生產階段的重要技術內容，也是評價電能表能否安全可靠運行的重要參數(shù)之一。本文首先介紹了靜電的產生，通過對靜電放電過程的研究，分析了靜電放電造成電子元器件破壞的主要失效模式，并提出了相對應的防靜電措施，包括印制板布板和部分電路的優(yōu)化設計，有效的提高了單相電能表的抗靜電的能力。

單相電能表；靜電放電；靜電防護；失效模式

1、引言

隨著電子行業(yè)的高速、蓬勃發(fā)展，電子元器件向高性能、高集成、低功耗的方向發(fā)展，促進了大規(guī)模和超大規(guī)模集成電路的廣泛運用。隨著集成電路內的間隙越來越小，絕緣隔離層越來越薄，再加上電子產品的加工過程中大量使用了塑料和高分子材料等易產生靜電的物質，導致靜電荷的產生與積累始終處于一個較嚴重的狀態(tài)，這無疑大大降低了產品可靠性，提高了產品的返修率。另外，在電子工業(yè)領域，ESD帶來的不僅僅是對電子器件的直接損傷，它還會產生強烈的電磁輻射干擾，影響電路的正常運行。ESD所產生的危害已成為當前科技、經濟發(fā)展急需解決的難題之一，因此，對靜電放電特征的更深一步的探索、了解，以及開展靜電防護技術的研究，逐漸引起了人們的廣泛關注和高度重視。

單相電能表在生產和掛網運行過程中容易受到靜電的破壞和干擾，降低產品的可靠性，嚴重時甚至可能引起用戶和電力公司的電費糾紛，給各方帶來困擾，因此，在電子產品設計過程中，必須考慮到相關的靜電防護電路，它們有助于預防并解決靜電對電路所造成的危害。

2、靜電放電的形成及失效模式

2.1 靜電放電的形成

通常物體對外是不顯電性的，這是由于它所具有的正負電荷量相等的緣故。如果兩種物體互相摩擦，或者緊密接觸后再分離、物體受壓或受熱、物質電解、物體受其他帶電體感應，均可使電荷過剩，這樣就產生了靜電。一般來說，有較高介電常數(shù)的物體帶正電荷，較低者帶負電荷。帶靜電電荷的物體之間或者它們與地之間有一定的電勢差，稱之為靜電勢。

具體來說，靜電產生的方式有很多，如接觸、摩擦、沖擊、冷凍、電解、壓電、溫差等，但主要是兩種形式，即摩擦產生靜電和感應產生靜電。

（1）摩擦起電

當兩種具有不同的電子化學勢的材料相互接觸運動時，電子將從化學勢高的材料向化學勢低的材料轉移。當接觸后又快速分離時，總有一部分轉移出來的電子來不及返回到它們原來所在的材料，從而使化學勢低的材料因得到電子而帶負電，化學勢高的材料因失去電子而帶正電。對絕緣體而言，由于電子不易移動，過剩的電荷將在接觸表面附近累積。總體來說，摩擦所產生的電荷量的多少與摩擦材料的特性、表面光滑程度、摩擦面積、摩擦面的受力、兩物體的分離速度等因素有關。另外摩擦所產生的電荷量還與空氣的相對濕度有關，空氣濕度越小，則產生的電荷就越多。

（2）感應起電

有些情況下，兩物體之間沒有摩擦，甚至沒有相互接觸也能產生靜電，如感應帶電。感應帶電就是帶電荷物體的電場對鄰近物體的電磁場作用，造成導體上電荷的分離。導體靠近帶電體的一側會出現(xiàn)與該電荷極性相反的感應電荷，而另一側會出現(xiàn)與該電荷極性相同的電荷。事實上，只要物體帶有靜電荷就會在其周圍產生靜電場，就會使周圍的物體感應帶電，當然這種情況僅僅限于導體，因為絕緣體內缺少大量自由的電子，因此絕緣體一般不會產生感應帶電現(xiàn)象。

2.2 靜電放電的主要失效模式

由靜電放電所引發(fā)的電子元器件失效一般分為突發(fā)性失效和潛在性失效兩種模式。盡管在前期，兩種失效模式所表現(xiàn)出的特征不一樣，但是最終結果都是導致電子元器件徹底失效。

突發(fā)性失效是指當靜電放電對電子元器件造成損傷后，電子元器件突然完全喪失其正常的功能，主要表現(xiàn)為開路、短路或相關的參數(shù)指標發(fā)生嚴重漂移，具體例子有：雙極型器件的射-基兩極呈短路狀態(tài)、場效應管的柵-源間或柵-漏間呈短路或開路狀態(tài)等。

潛在性失效是指靜電放電的能量較低，低于元器件失效的電壓閾值，不足以造成電子元器件的突然完全失效，僅造成元器件內部的輕微損傷，放電后元器件的電氣性能參數(shù)指標雖仍然合格或略有變化，但器件的抗過電應力能力已經明顯降低，或者使用壽命已明顯縮短，該器件在以后的加電工作中，再受到正常應力或工作一段時間后元器件的參數(shù)性能將進一步退化，直至最終徹底失效。

一般來說，在正常環(huán)境中出現(xiàn)的靜電放電失效大多數(shù)屬于潛在失效。據(jù)統(tǒng)計，在由靜電放電造成的元器件功能失效中，潛在性失效約為90%，而突發(fā)性失效僅為10%。然而，潛在性失效比突發(fā)性失效的所造成的隱患更大。

3、單相電能表PCB板電路的靜電防護設計

3.1 PCB板的布線規(guī)則

PCB板的分層設計、恰當?shù)牟季植季€等方法是解決生產和靜電放電試驗過程中所存在的靜電干擾等問題的重要途徑之一，以下介紹PCB板常用的幾種抗靜電布局布線方法。

（1）縮小電路的環(huán)路面積。當電路中的回路具有變化的磁通量時，就會產生感應電流。由于環(huán)路面積與所包含的磁通量是成正比的，因此環(huán)路面積越大，所產生的感應電流也就越強，感應電流會引起電路參數(shù)變化，因此設計時應盡量縮小環(huán)路的面積。

（2）縮短信號線的長度。長的導線比短的導線更容易接收到更多頻率成分信號干擾，從而影響采樣的信號質量，因此印制板設計時信號線一般要盡量小于3cm，這樣可以降低信號線接收ESD電磁場干擾信號的頻率。

（3）大面積使用接地面。印制板沒有布置器件、走線的區(qū)域，采用大面積的接地面可屏蔽靜電放電源上的電荷，有效減小靜電場對信號線的干擾，避免ESD對元器件造成沖擊和破壞。

（4）采用多層PCB板或者在電源線與接地線之間接入高頻旁路電容等方式，以便增強電源線和接地線之間的電容耦合，這樣有助于減小電荷注入問題。

（5）PCB接地線的阻抗要低且具有良好的隔離性。地線阻抗越低則靜電放電電流就易于通過，也就越不容易發(fā)生電弧；此外，地線的長度與其寬度的比例應小于4-5倍，地線的阻抗才不會太大，電感效應才不會太明顯。

（6）PCB板的邊緣比較容易遭受ESD的干擾及破壞，因此，如時鐘和脈沖信號等重要的信號線應盡量避免布置在PCB板的邊緣位置；

（7）地線與重要信號線之間的距離應至少保持在4mm，以減少地線對信號線的干擾。

3.2 靜電防護電子元器件的選擇以及應用

僅僅靠PCB板布線的優(yōu)化設計來提高ESD防護能力是很有限的，為了保證整個系統(tǒng)有較好的ESD防護能力，外部ESD保護器件是必不可少的。實際可根據(jù)具體需要可選擇不同的ESD防護方案。典型的ESD防護器件主要有以下幾大類；

（1）阻容元件

通過在每條信號線上接入阻容元件的方式，可以起到一定的ESD屏蔽作用。串聯(lián)電阻能夠抑制瞬間的峰值電流，并聯(lián)接地的電容則能限制瞬間的峰值電壓。

（2）鉗位二極管

通過兩只二極管可以將正、負極性之間的瞬態(tài)電壓鉗制在一定的范圍內，再加上串聯(lián)電阻提供功率負載的作用，從而起到正負極性的ESD防護。

（3）穩(wěn)壓二極管

雖然穩(wěn)壓二極管不是專門針對ESD的設計應用，但它的工作特性決定了它具有一定的正負極性ESD防護作用。它的缺點是PN結較小，故不能承受較大的峰值電流，此外，它所產生的寄生電容較大，有可能影響電路的正常運行。

（4）瞬態(tài)電壓抑制器

瞬態(tài)電壓抑制器又稱TVS管，是針對ESD保護專門設計的一種固態(tài)二極管。TVS管的最大特點是響應時間短、漏電流很小，是理想的保護器件。

（5）氣體放電管（GDT）

氣體放電管采用具有一定氣密性的玻璃或陶瓷作為外殼，管內充滿如氖或氬的穩(wěn)定氣體，以保持一定的絕緣狀態(tài)。氣體放電管的優(yōu)點是絕緣電阻大、寄生電容很小，可自行恢復，但缺點是響應速度和壽命均不夠理想，且電性能會隨時間變化而逐漸衰減。

4、單相電能表PCB板電路靜電防護設計實例介紹

4.1 RS485電路的靜電防護設計

當電能表在生產過程中以及電力公司的抄表員在對表計進行RS485通訊時，可能會接觸到表計的485通訊端口，其過程中所產生的靜電就有可能造成485口的損傷，因此必須考慮相應的靜電防護設計，添加了靜電防護的電路原理圖見圖1。

圖1：RS485電路靜電防護設計原理圖

當靜電放電所產生的峰值電壓通過485通訊的1、2端口進入電能表內部時，由于TVS管的響應時間最快，TVS管首先瞬間導通，將A、B端口的電壓鉗位在一個合格的范圍內。TVS管導通后，產生了一個瞬時的峰值電流，峰值電流通過熱敏電阻時，熱敏電阻會發(fā)熱，其阻抗在幾十毫秒內增大幾個數(shù)量級，從而承受了大部分的壓降，隨后通過熱敏電阻的電流會逐漸減小，從而保護了TVS管。

電路中開關二極管D1和D3、D2和D4分別串聯(lián)，將A、B端口分別接在中間，分別形成對A、B可端口的保護電路。

由于開關二極管是正向起作用，當被保護的線路上有瞬時高壓脈沖進入，A、B端口的正向脈沖會分別通過開關二極管D1和D2釋放，使得從線路進入到芯片內的電壓維持在安全范圍之內，如圖2所示。

圖2：開關二極管正向保護示意圖

當有負向瞬時脈沖通過被保護線路時，通過開關二極管D3和D4將高壓釋放，使得從線路進入到芯片內的電壓在安全范圍之內，如圖3所示。

圖3：開關二極管反向保護示意圖

因二極管導通壓降為0.7V，CVCC為5V，故A、B端口的信號電壓范圍均被限制在-0.7V～+5.7V之間，從而起到了對A、B端口的保護作用。在保護電路的作用下，A、B端口電壓波形見圖4。

圖4：信號電壓波形圖

事實上，僅僅靠上述保護電路還不夠完全安全，釋放到CVCC端的峰值高壓有可能進入到485芯片，可能對器件造成損壞，因此應在正向參考源到負向參考源之間增加了一個穩(wěn)壓二極管D801，使得超過電源的瞬時峰值電壓能快速釋放到地，從而避免內部器件遭受過壓的沖擊而受到損壞。

試驗證明，該RS485電路的通訊口可承受1000次以上高達8KV的靜電接觸放電以及10KV的空氣放電，具有抗干擾能力強、穩(wěn)定性好等特點。

4.2 數(shù)據(jù)存儲電路的靜電防護設計

單相電能表的絕大多數(shù)電量信息、事件記錄等相關數(shù)據(jù)均存儲在內卡芯片中，其中電量信息可通過機械計度器、數(shù)碼管或液晶顯示屏直觀的顯示出來，是用戶用電信息最集中的體現(xiàn)，也是電力公司管理用戶、收繳電費的主要參考依據(jù)。

本文單相電能表的數(shù)據(jù)存儲芯片以Microchip公司的24LC256為例進行說明。它具有256K的存儲容量，可滿足電能表正常工作時的數(shù)據(jù)存儲需要，當外界環(huán)境對電能表施加靜電場時，有可能會干擾內卡芯片與CPU的數(shù)據(jù)交換，甚至造成內卡芯片的損壞，導致重要數(shù)據(jù)信息的丟失，因此應考慮設計相關靜電防護電路，見圖5。

圖5：數(shù)據(jù)存儲電路靜電防護設計原理圖

在該電路中，對SDA、SCL、WP三個I/O口的保護均采用并入穩(wěn)壓二極管以及貼片電容的方式。當I/O口出現(xiàn)瞬時的峰值電壓時，穩(wěn)壓二極管及時導通并泄放，從而保護內卡芯片不受損壞。另外，每個I/O口并聯(lián)一個貼片電容，以濾除靜電所產生場的干擾，提高數(shù)據(jù)通信的可靠性。

試驗證明，當內卡芯片I/O口經受高壓的靜電沖擊時，其信號電壓波形圖與圖2、圖3類似，其防護電路對靜電的尖峰電壓起到了很好的屏蔽和鉗位作用，從而保護了內卡芯片不受損壞。

5、結束語

單相電能表在生產和運行過程中容易受到靜電的損壞和干擾，為了保證其安全、可靠運行就要采取靜電防護措施，靜電防護措施是通過合理的電路設計來實現(xiàn)的。根據(jù)實際需要進行PCB板電路的優(yōu)化設計，就可以有效的對靜電起到屏蔽和抑制的作用。

[1]李秀峰，邱揚，丁高.靜電放電及其防護設計[J].國外電子測量技術，2006，25（2）：9～12

[2]薛同澤，沙占友，崔博.人體靜電放電（ESD）及保護電路的設計[J].電子設計，2007，23（5）：303～305

[3]鄭英蘭，付強，李文昌等.一種具有靜電防護功能RS-485接口電路的設計方案[J].儀器技術與傳感器，2009，11：68～70

[4]吳昱旻，張金平，張定會.電路中的ESD保護[J].儀器儀表學報，2006，27（6）：2560～2561

[5]祁樹鋒，楊潔，劉紅兵等.ESD對微電子器件造成潛在性失效的研究綜述[J].軍械工程學院學報，2006，18（5）：27～31

[6]劉正青，嚴明.電子設備中PCB板的抗ESD設計方法研究[J].湖南工程學院學報，2003，13（4）：30～32

Antistatic Design of Single Phase Energy Meters PCB

LI Jia
(North China Electric Power University,Collegeof Electrical&Electronic Engineering,Beijing102206)

Antistatic isnot only an important techniquerequest duringthedevelopment of singlephaseenergy meters,but alsooneof theimportant parameterstojudgeenergy meterscan run safely and dependably.Thispaper firstly introducesthegeneration of electrostatic toexploretheprogressof ESDand themain failuremodeswhich leadingtothedamageof electronic devices,finally putsforward several antistatic technologiesincludingdesign of PCBand optimization design of circuit which effectively advancingantistatic capability.

single phaseenergy meters；ESD；antistatic；failuremodes

TM930

A

1671-5004（2011） 04-0013-03

2011-6-2

李嘉(1981-)，男，湖南常德人，威勝集團有限公司工藝工程師,在職攻讀華北電力大學電氣與電子工程學院碩士學位，主要從事單相電能表新產品的工藝可制造性、通用性的評估和研究。