李德明 易藝 江國(guó)強(qiáng)

桂林電子科技大學(xué)信息科技學(xué)院電子工程系，廣西 桂林 541004

《EDA技術(shù)與應(yīng)用》課程教學(xué)方法探索與實(shí)踐

李德明 易藝 江國(guó)強(qiáng)

桂林電子科技大學(xué)信息科技學(xué)院電子工程系，廣西 桂林 541004

對(duì)《EDA技術(shù)與應(yīng)用》課程的教學(xué)模式的改革情況進(jìn)行了介紹，課程體系加入EDA課程實(shí)訓(xùn)內(nèi)容，改變了學(xué)生成績(jī)考核的評(píng)定標(biāo)準(zhǔn)，舉辦EDA競(jìng)賽培養(yǎng)學(xué)生的創(chuàng)新能力。實(shí)踐證明課程改革效果良好，激發(fā)學(xué)生的學(xué)習(xí)熱情，提高了學(xué)生動(dòng)手實(shí)踐能力，培養(yǎng)了學(xué)生的創(chuàng)新能力。

EDA技術(shù)；教學(xué)改革；創(chuàng)新；EDA競(jìng)賽

引言

現(xiàn)代電子設(shè)計(jì)技術(shù)的核心是EDA（Electronic Design Automation）技術(shù)。EDA技術(shù)就是依靠功能強(qiáng)大的電子計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，對(duì)以硬件描述語言H D L（Hardware Description Language）為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、仿真，直至下載到可編程邏輯器件CPLD/FPGA或?qū)Ｓ眉呻娐稟 S I C（A p p l i c a t i o n Specific Integrated Circuit）芯片中，實(shí)現(xiàn)既定的電子電路設(shè)計(jì)功能。EDA技術(shù)使得電子電路設(shè)計(jì)者的工作僅限于利用硬件描述語言和EDA軟件平臺(tái)來完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)，極大地提高了設(shè)計(jì)效率，減少設(shè)計(jì)周期，節(jié)省設(shè)計(jì)成本。

《E D A技術(shù)與應(yīng)用》是通信工程、電子信息工程和計(jì)算機(jī)科學(xué)與技術(shù)等有關(guān)電子類專業(yè)的一門非常重要的專業(yè)基礎(chǔ)課程，對(duì)后續(xù)專業(yè)課程的綜合設(shè)計(jì)和工程設(shè)計(jì)實(shí)踐發(fā)揮著重要的作用。如今，EDA技術(shù)已經(jīng)成為電子設(shè)計(jì)的重要工具，無論是設(shè)計(jì)芯片還是設(shè)計(jì)系統(tǒng)，如果沒有EDA工具的支持都將是難以完成的。EDA工具已經(jīng)成為現(xiàn)代電路設(shè)計(jì)師的重要武器，正在起著越來越重要的作用。如果學(xué)生能很好地掌握這門技術(shù)進(jìn)行電路的設(shè)計(jì)，對(duì)畢業(yè)以后就業(yè)會(huì)有很大的幫助。

《EDA技術(shù)與應(yīng)用》課程教學(xué)目標(biāo)是要培養(yǎng)學(xué)生進(jìn)行數(shù)字電路系統(tǒng)設(shè)計(jì)的綜合能力，既需要學(xué)生掌握必要的數(shù)字邏輯電路的知識(shí)，又要有較強(qiáng)的邏輯思維能力。該課程實(shí)踐性很強(qiáng)，學(xué)生既要掌握軟件的設(shè)計(jì)能力，又要掌握硬件的調(diào)試能力，通過本課程的學(xué)習(xí)，要求學(xué)生能夠掌握EDA工具軟件的使用方法和硬件描述語言（H D L）的編程方法。EDA技術(shù)是電子技術(shù)領(lǐng)域的一門新技術(shù)，合理安排理論課程和實(shí)驗(yàn)課程的教學(xué)，提高教學(xué)質(zhì)量對(duì)學(xué)生掌握這門技術(shù)有著重要的關(guān)系。本文就筆者如何通過對(duì)這門課程的教學(xué)方法的探索與實(shí)踐來提高學(xué)生的應(yīng)用設(shè)計(jì)能力進(jìn)行論述。

1 改進(jìn)教學(xué)模式

傳統(tǒng)的教學(xué)模式是理論教學(xué)和實(shí)驗(yàn)教學(xué)是獨(dú)立開課的，學(xué)生先學(xué)習(xí)理論知識(shí)，然后到實(shí)驗(yàn)室去做實(shí)驗(yàn)。這種教學(xué)模式對(duì)于EDA課程的教學(xué)來說存在著一定的弊端，由于學(xué)生第一次接觸這門課程，大部分學(xué)生反映在上理論課的過程中存在有許多難以理解的內(nèi)容，在做實(shí)驗(yàn)的過程中難以將理論知識(shí)運(yùn)用到實(shí)踐中去，為此，在上實(shí)驗(yàn)課時(shí)，為了讓學(xué)生更好地明確實(shí)驗(yàn)?zāi)康?，理解?shí)驗(yàn)內(nèi)容，實(shí)驗(yàn)教師還要花較多的時(shí)間講解實(shí)驗(yàn)內(nèi)容，這樣就導(dǎo)致實(shí)驗(yàn)時(shí)間不夠充分，學(xué)生無法完成實(shí)驗(yàn)內(nèi)容，更談不上讓學(xué)生自己動(dòng)腦思考問題、解決問題，實(shí)驗(yàn)效果達(dá)不到預(yù)期目標(biāo)，長(zhǎng)期使用這種教學(xué)模式會(huì)導(dǎo)致學(xué)生依賴性增加，不利于培養(yǎng)學(xué)生的實(shí)踐動(dòng)手能力和創(chuàng)新能力。

針對(duì)以上存在的問題，我院在《EDA技術(shù)與應(yīng)用》的課程教學(xué)模式上作了大膽的改革，在教學(xué)方法和教學(xué)內(nèi)容上做了精心的設(shè)計(jì)和編排，為的是讓學(xué)生能更好更快地進(jìn)入EDA技術(shù)的世界，培養(yǎng)學(xué)生的學(xué)習(xí)興趣，掌握EDA技術(shù)的設(shè)計(jì)步驟和設(shè)計(jì)方法。我們做了以下幾個(gè)方面的教學(xué)探索。

1.1 教學(xué)環(huán)境的改變

加大了實(shí)驗(yàn)室建設(shè)資金的投入，改善實(shí)驗(yàn)室的教學(xué)環(huán)境。目前總共建設(shè)了3個(gè)EDA實(shí)驗(yàn)室，每個(gè)實(shí)驗(yàn)室配備有《EDA技術(shù)與應(yīng)用》課程教學(xué)實(shí)驗(yàn)平臺(tái)和計(jì)算機(jī)，我院還與美國(guó)ALTERA公司建立EDA聯(lián)合實(shí)驗(yàn)室，得到A L T E R A公司贈(zèng)送的Quartus II正版開發(fā)軟件，并購買DEO實(shí)驗(yàn)開發(fā)平臺(tái)。有了這些設(shè)備條件，EDA課程的教學(xué)硬件條件得到了很大的提高。

《EDA技術(shù)與應(yīng)用》課程教學(xué)按自然班級(jí)排課，每班人數(shù)控制在40人以內(nèi)，學(xué)生根據(jù)安排好的時(shí)間到EDA實(shí)驗(yàn)室上課。教師利用實(shí)驗(yàn)室的多媒體軟件和實(shí)驗(yàn)開發(fā)平臺(tái)進(jìn)行教學(xué)，學(xué)生邊學(xué)邊操作，這樣的教學(xué)方式和方法更具直觀性、趣味性，更容易提高學(xué)生的學(xué)習(xí)興趣。這樣就避免了改革前在大教室進(jìn)行授課時(shí)教學(xué)內(nèi)容抽象、枯燥，學(xué)生人數(shù)多不好管理等問題。

1.2 教學(xué)內(nèi)容的改變

E D A技術(shù)具有很強(qiáng)的實(shí)踐性、應(yīng)用性，且更新速度快，新器件層出不窮，為了在有限的課時(shí)里要讓學(xué)生掌握核心的技術(shù)，就要合理的安排課程內(nèi)容，突出重點(diǎn)、難點(diǎn)。有些內(nèi)容可以拋棄不講或者少講，讓有興趣的學(xué)生自己看書學(xué)習(xí)。比如FPGA/CPLD的內(nèi)部結(jié)構(gòu)可以少講，因?yàn)閷?duì)于一般的設(shè)計(jì)應(yīng)用者而言，無需對(duì)器件的內(nèi)部結(jié)構(gòu)進(jìn)行深入的剖析，設(shè)計(jì)者只需知道芯片的內(nèi)部邏輯資源，管腳數(shù)目，及芯片的運(yùn)行速度等重要參數(shù)就能進(jìn)行相應(yīng)的設(shè)計(jì)。

對(duì)《EDA技術(shù)與應(yīng)用》課程的教學(xué)內(nèi)容作了如下改革，首先介紹EDA技術(shù)的概念，介紹EDA技術(shù)的先進(jìn)性、實(shí)用性以及EDA的設(shè)計(jì)流程，讓學(xué)生對(duì)EDA技術(shù)有比較全面的了解，提高學(xué)習(xí)興趣；其二，介紹EDA工具軟件的使用方法，為數(shù)字電路系統(tǒng)的設(shè)計(jì)與實(shí)驗(yàn)操作打下基礎(chǔ)；其三，介紹硬件描述語言（VHDL和Verilog HDL）設(shè)計(jì)實(shí)體（或模塊）的基本結(jié)構(gòu)，熟悉HDL的語言要素，掌握運(yùn)用HDL實(shí)現(xiàn)各種類型數(shù)字電路及系統(tǒng)的設(shè)計(jì)方法；最后介紹EDA技術(shù)在組合邏輯電路、時(shí)序邏輯電路和數(shù)字系統(tǒng)設(shè)計(jì)中的應(yīng)用。

1.3 理論教學(xué)和實(shí)驗(yàn)教學(xué)同步進(jìn)行

以往的教學(xué)模式是理論教學(xué)和實(shí)驗(yàn)教學(xué)獨(dú)立開課的，先由理論教師講授理論知識(shí)，再由實(shí)驗(yàn)教師指導(dǎo)實(shí)驗(yàn)，在以往的實(shí)驗(yàn)教學(xué)中，發(fā)現(xiàn)大部分學(xué)生在做實(shí)驗(yàn)的過程中理論上所講授的知識(shí)點(diǎn)忘記了，難以將理論知識(shí)運(yùn)用到實(shí)踐中去，甚至有可能出現(xiàn)理論與實(shí)驗(yàn)脫節(jié)的現(xiàn)象。該教學(xué)模式不利于學(xué)生及時(shí)理解消化理論課上所講授的內(nèi)容。為了改變這種弊端，我們將理論教學(xué)大綱和實(shí)驗(yàn)教學(xué)大綱進(jìn)行修訂，安排理論教學(xué)和實(shí)驗(yàn)教學(xué)同步進(jìn)行，每次課安排4個(gè)學(xué)時(shí)，理論知識(shí)講授2個(gè)學(xué)時(shí)，剩下2個(gè)課時(shí)安排學(xué)生進(jìn)行實(shí)驗(yàn)，實(shí)驗(yàn)內(nèi)容與理論內(nèi)容相關(guān)。這樣學(xué)生在學(xué)完理論知識(shí)后馬上進(jìn)行實(shí)驗(yàn)操作，可以讓學(xué)生加深對(duì)理論內(nèi)容的理解以及提高運(yùn)用理論知識(shí)進(jìn)行相關(guān)的電路設(shè)計(jì)的能力。如果學(xué)生在實(shí)驗(yàn)過程中碰到難以解決的問題，教師可以組織學(xué)生進(jìn)行討論，或針對(duì)問題進(jìn)行深入講解，讓學(xué)生對(duì)重點(diǎn)難點(diǎn)內(nèi)容加深理解，提高學(xué)生的學(xué)習(xí)信心和興趣。

2 安排EDA課程實(shí)訓(xùn)

圖1 EDA實(shí)訓(xùn)儀的外圍模塊資源

針對(duì)《EDA技術(shù)與應(yīng)用》課程實(shí)踐性強(qiáng)的特點(diǎn)，在完成課堂教學(xué)內(nèi)容后，給學(xué)生安排2周的課外課程實(shí)訓(xùn)，實(shí)訓(xùn)的內(nèi)容是完成一個(gè)小型的數(shù)字電路系統(tǒng)的設(shè)計(jì)，要求學(xué)生進(jìn)行方案的設(shè)計(jì)和硬件描述語言程序的編寫，利用Quartus II軟件平臺(tái)進(jìn)行程序的編輯、綜合、功能仿真和時(shí)序仿真，最后把設(shè)計(jì)好的程序下載到EDA實(shí)訓(xùn)儀上進(jìn)行硬件的驗(yàn)證。根據(jù)課程實(shí)訓(xùn)教學(xué)的需要，我院配置了400臺(tái)偉福EDA實(shí)訓(xùn)儀，這是一款便攜式EDA實(shí)驗(yàn)開發(fā)平臺(tái)，配有鍵盤、撥動(dòng)開關(guān)、A/D、D/A，數(shù)碼管等實(shí)驗(yàn)功能模塊，體積小巧，方便學(xué)生借用。在EDA實(shí)訓(xùn)期間，可以把EDA實(shí)訓(xùn)儀借給學(xué)生帶回宿舍去進(jìn)行程序的調(diào)試，學(xué)生可以充分利用課外的時(shí)間進(jìn)行電路系統(tǒng)的設(shè)計(jì)，有利于培養(yǎng)學(xué)生的自學(xué)能力。

如圖1所示為EDA實(shí)訓(xùn)儀的外圍模塊資源，根據(jù)這些資源我們給學(xué)生提供了一些實(shí)訓(xùn)的參考課題，學(xué)生可以選擇自己感興趣的課題進(jìn)行電路系統(tǒng)的設(shè)計(jì)。部分參考課題如下：（1）多功能信號(hào)發(fā)生器的設(shè)計(jì)；（2）數(shù)字電壓表的設(shè)計(jì)；（3）交通燈控制電路的設(shè)計(jì)；（4）數(shù)字日歷電路的設(shè)計(jì)；（5）智能電子搶答器的設(shè)計(jì)；（6）出租車計(jì)費(fèi)器的設(shè)計(jì)；（7）頻率計(jì)的設(shè)計(jì)。這些課題對(duì)于剛接觸EDA技術(shù)不久的學(xué)生來說是具有一定的難度，但是學(xué)生只要掌握了EDA技術(shù)的系統(tǒng)設(shè)計(jì)方法，在教師的指導(dǎo)下經(jīng)過自己的獨(dú)立思考，還是可以完成實(shí)訓(xùn)課題的。通過EDA實(shí)訓(xùn)課程的學(xué)習(xí)鍛煉，進(jìn)一步加強(qiáng)了學(xué)生綜合動(dòng)手實(shí)踐能力和綜合設(shè)計(jì)能力的培養(yǎng)，為后續(xù)專業(yè)課程的學(xué)習(xí)打下了良好的基礎(chǔ)。

3 改革學(xué)生成績(jī)考核的評(píng)定方式

針對(duì)《EDA技術(shù)與應(yīng)用》課程注重對(duì)理論知識(shí)的實(shí)際應(yīng)用和實(shí)踐性強(qiáng)的特點(diǎn)，課程的考核采用上機(jī)考試的方式，學(xué)生期終總評(píng)成績(jī)由以下3個(gè)部分組成。

（1）平時(shí)成績(jī)：占20%，這可以反映學(xué)生的考勤情況及在在學(xué)習(xí)過程中的態(tài)度表現(xiàn)，促使學(xué)生遵守課堂紀(jì)律和養(yǎng)成良好的學(xué)習(xí)態(tài)度，增強(qiáng)自我管理能力。

（2）EDA上機(jī)考核成績(jī)：占40%，利用EDA實(shí)驗(yàn)室將過去單一的閉卷理論考試改革為開卷上機(jī)考核，要求學(xué)生在規(guī)定時(shí)間內(nèi)完成一個(gè)簡(jiǎn)易的數(shù)字電路系統(tǒng)設(shè)計(jì)，教師現(xiàn)場(chǎng)打分，對(duì)有創(chuàng)新設(shè)計(jì)思路的學(xué)生進(jìn)行加分，激發(fā)學(xué)生的創(chuàng)新潛能。

（3）EDA課程實(shí)訓(xùn)驗(yàn)收成績(jī)：占40%，反映學(xué)生的綜合設(shè)計(jì)實(shí)踐能力以及創(chuàng)新設(shè)計(jì)能力。驗(yàn)收實(shí)訓(xùn)時(shí)要提交實(shí)訓(xùn)設(shè)計(jì)報(bào)告，對(duì)設(shè)計(jì)過程進(jìn)行總結(jié)，論證方案設(shè)計(jì)的可行性，軟件調(diào)試過程及仿真結(jié)果以及完成實(shí)訓(xùn)后的收獲感想等。

4 舉辦EDA競(jìng)賽培養(yǎng)學(xué)生的創(chuàng)新能力

采用賽課結(jié)合的方式來培養(yǎng)學(xué)生的創(chuàng)新能力。我院在ALTERA公司的贊助下，已經(jīng)成功地舉辦了兩屆的Altera杯EDA創(chuàng)新設(shè)計(jì)競(jìng)賽。競(jìng)賽規(guī)定使用A L T E R A公司生產(chǎn)的CPLD/FPGA作為主控制器，不得使用單片機(jī)等其他控制器來進(jìn)行電路的設(shè)計(jì)。每個(gè)隊(duì)伍由3個(gè)學(xué)生組成，參賽隊(duì)伍自主命題，自主制定參數(shù)指標(biāo)，充分發(fā)揮CPLD/FPGA器件的優(yōu)勢(shì)，完成一個(gè)較大的電路系統(tǒng)的設(shè)計(jì)。學(xué)生的參賽熱情很高，每屆競(jìng)賽全院都有幾十支隊(duì)伍參賽，學(xué)生利用課余時(shí)間查找資料、命題思考、方案論證、電路設(shè)計(jì)、編寫程序以及對(duì)電路進(jìn)行調(diào)試，最終的作品需要制作電路板進(jìn)行硬件調(diào)試，而不能在實(shí)驗(yàn)開發(fā)平臺(tái)上運(yùn)行，這鍛煉了學(xué)生的硬件調(diào)試能力。在這一系列的過程中，學(xué)生把所學(xué)的知識(shí)應(yīng)用到實(shí)際項(xiàng)目中，提高了學(xué)生的項(xiàng)目開發(fā)能力，培養(yǎng)了學(xué)生的創(chuàng)新實(shí)踐能力和團(tuán)結(jié)協(xié)作能力。經(jīng)過評(píng)比，每屆競(jìng)賽都發(fā)現(xiàn)有創(chuàng)新性很好的優(yōu)秀作品，其中有學(xué)生參加“ALTERA杯”第七屆中國(guó)研究生電子設(shè)計(jì)競(jìng)賽，獲得中南賽區(qū)團(tuán)體二等獎(jiǎng)（第四名）以及個(gè)人優(yōu)勝獎(jiǎng)的佳績(jī)，并參加全國(guó)決賽獲得團(tuán)體三等獎(jiǎng)。大多數(shù)學(xué)生感嘆通過競(jìng)賽學(xué)到了很多課本上學(xué)不到的知識(shí)，并激發(fā)了他（她）們的學(xué)習(xí)后續(xù)專業(yè)課程的熱情和動(dòng)力，增強(qiáng)了他（她）們的團(tuán)隊(duì)合作意識(shí)，并表示以后要多參加這類競(jìng)賽，為畢業(yè)后參加工作打下堅(jiān)實(shí)的基礎(chǔ)。

5 結(jié)束語

從2006年起，我院的《EDA技術(shù)與應(yīng)用》課程教學(xué)都采用了上述的教學(xué)模式進(jìn)行教學(xué)。通過這幾年的教學(xué)實(shí)踐證明，該教學(xué)模式很受學(xué)生歡迎，充分調(diào)動(dòng)了學(xué)生學(xué)習(xí)《EDA技術(shù)與應(yīng)用》課程的積極性，提高了學(xué)生的動(dòng)手實(shí)踐能力和創(chuàng)新應(yīng)用能力，多名學(xué)生在參加國(guó)家級(jí)電子設(shè)計(jì)競(jìng)賽和省級(jí)電子設(shè)計(jì)競(jìng)賽都取得了好成績(jī)。

[1] 夏宇聞.Verilog HDL數(shù)字系統(tǒng)設(shè)計(jì)教程[M].北京航空航天大學(xué)出版.2003.7

[2] 周立功.單片機(jī)與CPLD綜合應(yīng)用技術(shù)[M].北京航空航天大學(xué)出版.2003.7

[3] 周立功.EDA實(shí)驗(yàn)與實(shí)踐[M]. 北京航空航天大學(xué)出版.2007.9

[4] 江國(guó)強(qiáng).EDA技術(shù)與應(yīng)用[M].電子工業(yè)出版社.2006.7

[5] 潘松，黃繼業(yè)，曾毓.SOPC技術(shù)實(shí)用教程[M].清華大學(xué)出版社.2005

10.3969/j.issn.1001-8972.2011.02.073

李德明，(1983-),男,廣西桂林人，助教，主要研究方向精密測(cè)量與自動(dòng)控制、電路系統(tǒng)的E D A技術(shù)。