曹鍇源 全顯德 竇靈平

（61711部隊，新疆 喀什 844002）

寬帶鎖相頻率源設(shè)計

曹鍇源 全顯德 竇靈平

（61711部隊，新疆 喀什 844002）

文章介紹了一種基于YIG調(diào)諧振蕩器（YTO）和分數(shù)分頻鎖相的2-6GHz寬帶頻率合成器的設(shè)計方案。采用Hittite公司的分數(shù)鎖相芯片HMC700以及YIG調(diào)諧振蕩器，通過對三階無源環(huán)路濾波器和環(huán)路各部件的精確設(shè)計實現(xiàn)了寬頻帶、小步進、低相噪的頻率輸出。測試表明該頻率合成器實現(xiàn)了相位噪聲在頻率高端優(yōu)于-85dBc/Hz@10KHz，在頻率低端優(yōu)于-90dBc/Hz@10KHz。

分數(shù)鎖相環(huán)；環(huán)路濾波器；三階；YTO

鎖相環(huán)作為現(xiàn)代無線通信系統(tǒng)中的重要組成部分其性能對整個系統(tǒng)的性能有很大的影響。因此提高鎖相環(huán)的各種性能就顯得尤為重要。而對于用于測試儀器中的鎖相環(huán)電路，主要是對其頻帶寬度和相位噪聲的要求。傳統(tǒng)鎖相環(huán)路中的電壓控制振蕩器(VCO)因為調(diào)諧帶寬難以實現(xiàn)倍頻程以上而逐漸的被YIG調(diào)諧振蕩器(YTO)所代替。YTO具有調(diào)諧頻帶寬、線性度好、頻譜純、噪聲低等特點。同時，小數(shù)分頻頻率合成芯片的使用解決了整數(shù)分頻所不能實現(xiàn)的大鑒相頻率和小步進之間的矛盾，使小步進和小的環(huán)路帶寬成為現(xiàn)實，實現(xiàn)了輸出頻率小步進和低相噪。同時，Σ?Δ調(diào)制技術(shù)的使用改善了小數(shù)分頻鎖相的雜散，使小數(shù)分頻鎖相環(huán)應(yīng)用的日漸廣泛。

本文設(shè)計了一種基于YTO和小數(shù)分頻鎖相芯片HMC700的寬帶鎖相頻率合成電路，通過對三階無源環(huán)路濾波器和各部件的精確設(shè)計，實現(xiàn)了寬帶、小步進和低相噪的頻率輸出。

（一）系統(tǒng)分析

頻率合成器設(shè)計指標有：輸出頻率：2～6GHz；頻率分辨率：100Hz；輸出雜散：-60dBc；輸出相位噪聲：-80dBc/Hz@10KHz。

首先確定實現(xiàn)方案。根據(jù)所給出的指標，若選擇整數(shù)頻率合成的方式，為了實現(xiàn) 100Hz的頻率分辨率就要求鑒相頻率為100Hz，顯然這是不合理的。而DDS+PLL的頻率合成方式雖然可以得到較小的步進，但是結(jié)構(gòu)復(fù)雜而且雜散指標差，也難以實現(xiàn)所需指標。這種情況下考慮使用小數(shù)分頻鎖相頻率合成器。小數(shù)分頻合成器可以在不降低鑒相頻率的情況下提高頻率分辨率，改善相位噪聲。

本設(shè)計中鎖相芯片采用Hittite公司生產(chǎn)的HMC700小數(shù)分頻芯片，其工作頻率范圍可達8GHz，噪聲基底為整數(shù)模式下為-226 dBc/Hz，小數(shù)模式下為-221 dBc/Hz且采用 調(diào)制技術(shù)改善了雜散性能。參考輸入頻率由 50MHz恒溫晶振提供。采用電流調(diào)諧的 YTO做為可控振蕩器，YTO選用中電九所的ZZJ0206 。在選定了主要器件以后，根據(jù)選擇方案進行系統(tǒng)框圖設(shè)計，系統(tǒng)方案原理框圖如圖1。

圖1 系統(tǒng)框圖

輸出頻率為：

其中INT為分頻比的整數(shù)部分，F(xiàn)RAC為分頻比的小數(shù)部分，MOD為模。頻率合成芯片對輸出相位噪聲的貢獻為：

在小數(shù)分頻模式下，當輸出為6GHz時，分頻比為120，相位噪聲惡化了 20log120為 41.58dB，則輸出的相位噪聲約為-102 dBc/Hz，滿足系統(tǒng)的設(shè)計要求。

（二）系統(tǒng)硬件設(shè)計

1.YIG調(diào)諧振蕩器（YTO）

YTO作為磁調(diào)振蕩器有傳統(tǒng)的 VCO所沒有的優(yōu)點。由于YIG諧振小球有很高的Q值，所以YTO產(chǎn)生的信號質(zhì)量非常好，具有非常低的相位抖動。另外，作為電磁調(diào)諧的器件，通過改變偏置磁場的大小就可以很容易的在很寬的范圍內(nèi)實現(xiàn)調(diào)諧。YTO的調(diào)諧通過主調(diào)諧線圈和細調(diào)諧線圈實現(xiàn)，YTO的頻率取決于流過調(diào)諧線圈的電流。YTO最大的優(yōu)點就是相對于流入電流的線性度非常好，典型值為20MHz/mA 。主調(diào)諧線圈一般為漆包銅線，其電阻近似為10歐姆，通常在5～15歐姆的范圍之內(nèi)。細調(diào)諧線圈由非常細的線構(gòu)成，其串聯(lián)電阻近似為1歐姆，當電流超過200mA時會被損壞，因此通常用齊納二極管來實現(xiàn)過壓保護。YTO的設(shè)計主要是控制電路的設(shè)計。細調(diào)電路接環(huán)路濾波器的輸出，由鑒相鑒頻器產(chǎn)生的相位誤差經(jīng)環(huán)路濾波器后形成的電壓控制；粗調(diào)電路通過單片機實現(xiàn)頻率的預(yù)置，預(yù)置碼與頻率的關(guān)系為：

對YTO的正確配置是確保設(shè)計成功的關(guān)鍵。

2.三階環(huán)路濾波器設(shè)計

由于YTO對頻率進行了預(yù)置，因此YTO細調(diào)端的調(diào)諧電壓在電荷泵輸出的調(diào)諧電壓以內(nèi)，用無源濾波器就能很好的實現(xiàn)性能指標。為了滿足雜散指標，在傳統(tǒng)的二階無源鎖相環(huán)后增加一階低通濾波器來濾除雜散，則形成無源三階環(huán)路濾波器，原理圖如圖2。

圖2 三階無源環(huán)路濾波器

本設(shè)計采用最大相位裕量法設(shè)計環(huán)路濾波器。通過對環(huán)路濾波器進行分析，得到其阻抗函數(shù)為：

對其進行化簡并帶入鎖相環(huán)的開環(huán)增益?zhèn)鬏敽瘮?shù)中，可以得到開環(huán)增益?zhèn)鬏敽瘮?shù)為：

為了使環(huán)路穩(wěn)定，在設(shè)計環(huán)路濾波器時總是選擇第三個極點與零點的距離較遠，一般第三個極點所在的頻率為增益穿越頻率的10倍或更多，對G(S)進行進一步的化簡得到：

假設(shè)要求對雜散的抑制量為ATTEN，則根據(jù)開環(huán)增益?zhèn)鬟f函數(shù)得到：

由于低通極點 R3,C3的增加使環(huán)路的帶寬減小，改變后的環(huán)路帶寬為：

一般情況下應(yīng)選擇R3至少為為R2的2倍，并且當受控振蕩器為VCO時，還應(yīng)考慮VCO的輸入電容對C3的影響，選擇合適的C3值。假設(shè)輸出頻率為6GHz，鑒相頻率為50MHz，初始環(huán)路帶寬選擇為30KHz,相位裕量選擇為45。，對鑒相器泄露的抑制為20dB，則可以得到環(huán)路濾波器中個元件的值為：C1=780 pF，C2=3.86 nF，R2=3.35k，R3=22k，C3=1.8pF。

3.定向耦合器設(shè)計

由于 YTO的輸出一部分作為系統(tǒng)輸出，一部分反饋至HMC700進行鑒相，因此需要進行功分電路的設(shè)計。傳統(tǒng)的電阻功分器雖然也能實現(xiàn)這一任務(wù)，但是增加電阻相當于增加了噪聲源，而且HMC700對送至射頻輸入端的功率要求不高，典型值為-15dBm，使用電阻功分就浪費了部分功率。鑒于此，選擇定向耦合器實現(xiàn)信號的分路。YTO的輸出功率在 13dBm附近，選擇耦合度為-20dB的定向耦合器[11]完全可以滿足設(shè)計的要求，而且耦合器可以直接制作在印制板上節(jié)省了費用。使用 ADS進行仿真可以得到所需定向耦合器的尺寸，w=36.9mil，s=59.7mil，l=231mil。

4.電源部分設(shè)計

設(shè)計中需要用到的電源包括：±15V，±5V，+3V。其中，±15V 和-5V為YTO供電，而+5V和+3V為HMC700供電。因此選擇數(shù)字電源輸出的±15V進行降壓穩(wěn)壓（LDO）變換后對HMC700和YTO進行供電。電源的濾波也是設(shè)計的一個重點。若電源波紋較大，波紋可能通過供電回路調(diào)制 YTO的輸出，使輸出雜散惡化。一般電源的濾波選用大電容和小電容并聯(lián)濾波的方式，若要求嚴格，也可采用Π型濾波的方式。LDO電壓變換芯片選用REG113-3V，79M05和REG113-5V。三種芯片的的應(yīng)用電路是相似的，文中只給出 REG113-3V的應(yīng)用電路，如圖3。

圖3 REG113-3V應(yīng)用電路

5.HMC700應(yīng)用電路

HMC700芯片有比較多的供電引腳，這些引腳的去耦處理對于整個系統(tǒng)的性能有很大的影響，尤其是電荷泵供電引腳對外部噪聲非常敏感。因此，良好的去耦設(shè)計對低雜散輸出至關(guān)重要。HMC700應(yīng)用電路如圖4：

圖4 HMC700應(yīng)用電路

6.電磁兼容設(shè)計

由于電源及信號布線復(fù)雜，很容易引起信號的串擾和噪聲干擾而導致輸出雜散惡化，因此，PCB不再采用傳統(tǒng)的雙層板，而是采用四層板，使控制線和電源線單獨一層，這樣做可以減少電源線上的噪聲對控制信號的干擾和各種串擾對輸出雜散的影響，優(yōu)化雜散性能。

（三）測試結(jié)果

利用頻譜分析儀對寬帶 YTO鎖相頻率合成器進行測試，得到輸出頻率 2.6GHz和6GHz偏離載波10KHz處的相位噪聲如圖5及圖6：

圖5 2.6GHz@10KHz相位噪聲

圖6 6GHz@10KHz相位噪聲

（四）結(jié)論

本文設(shè)計了一種基于 YTO和分數(shù)鎖相頻率合成芯片HMC700的寬帶鎖相頻率合成器，通過器件的選擇和對無源三階環(huán)路濾波器的精確設(shè)計，實現(xiàn)工作頻率范圍2～6GHz、步進100Hz、并且在偏離載波 10KHz處相位噪聲優(yōu)于-85dBc/Hz，實現(xiàn)了預(yù)期的設(shè)計目標。由于測試的供電是通過制作在實驗板上的電源轉(zhuǎn)換電路實現(xiàn)的，并沒有對其進行良好的屏蔽，因此電源的紋波和干擾對輸出雜散的影響比較明顯。同時，為了便于觀察沒有將合成器處于封閉的屏蔽盒中，使得外界的干擾影響到輸出相位噪聲。因此，良好的屏蔽對實現(xiàn)高性能的頻率合成器非常重要。

[1] 張厥盛,鄭繼禹,萬心平.鎖相技術(shù)[M].西安: 西安電子科技大學出版社,2001,1:1-18.

[2] 潘國倫,黃書萬.微波固態(tài)振蕩原理[M].北京:北京理工大學出版社,1991,3:54-62.

[3] Venceslav F.Kroupa. Noise properties of PLL system[J].IEEE Transactions on communications, 1982,vol 30,No 10:2244-2252.

[4] Mark van paemel. Analysis of a charge-pump PLL:A New Model[J].IEEE Transactions on communications, 1994,vol 42,No 7:2490-2498.

[5] A.Marques,M.Steyaert,W.Sansen. Theory of PLL fraction- al-N frequency synthesizers[J].wireless network,1998,4:79-85.

TN74

A

1008-1151(2011)03-0011-03

2010-12-31

曹鍇源（1986－），男，河南寶豐人，61711部隊助理工程師。