郭偉然，劉 耀，湯勇明

(東南大學電子科學與工程學院，南京 210096)

早期的頻率特性測試是通過手動改變頻率的方法逐點測量完成的(稱點頻測量法)，后來隨著儀器科學技術的進步，輸入信號頻率在一定范圍內(nèi)可自動改變，成為目前的掃頻儀，專門用于電路系統(tǒng)頻率特性的測量［1－3］。下文提出了一種新的掃頻儀設計，可以較精確地測量被測網(wǎng)絡的幅頻特性和相頻特性，并能以顯示其函數(shù)圖像的方式表達測試結果。

1 工作原理

在線性時不變(LTI)系統(tǒng)中，系統(tǒng)對激勵的響應可表示成［1］:

由定義:若系統(tǒng)對一個信號的輸出響應僅是一個常數(shù)乘以輸入，則稱該信號為系統(tǒng)的特征函數(shù)。因為:

所以復指數(shù)是LTI 系統(tǒng)的特征函數(shù)。再由正弦波與復指數(shù)信號間關系可知:LTI 系統(tǒng)對正弦波的響應仍是正弦波，只是幅值和相位有差別。通過對激勵與響應的幅值和相位差別的測量，可以得到待測系統(tǒng)的頻率特性。

2 系統(tǒng)組成及功能

掃頻儀的整體功能框圖如圖1所示。系統(tǒng)利用掃頻信號源產(chǎn)生作為基準信號的正弦波，其頻率變化范圍覆蓋500 Hz至125 kHz。將該正弦波通過被測網(wǎng)絡后可獲得其失真后的波形。使用幅頻測量與相頻測量兩個模塊對基準信號及其失真后的波形進行對比分析，即可求得被測網(wǎng)絡的幅頻特性與相頻特性。最后將數(shù)據(jù)分析處理后形成圖像輸出就完成了系統(tǒng)的設計目標。其中虛線框內(nèi)的設計均由FPGA 實現(xiàn)。

圖1 掃頻儀的整體功能框圖

2.1 掃頻信號源

本系統(tǒng)的信號發(fā)生電路采用DDS 技術(即直接數(shù)字頻率合成技術)實現(xiàn)［4］，用于產(chǎn)生頻率、持續(xù)時間等均可控的掃頻信號，并能夠滿足一般用戶對較寬頻率范圍的要求［5］。實現(xiàn)方法是:由單片機動態(tài)對專用DDS 芯片(AD9850)寫入控制字，以產(chǎn)生所需的掃頻信號。該方案相較于直接頻率合成、鎖相頻率合成以及數(shù)字鎖相法有很大優(yōu)勢。AD9850 的輸出頻率與控制字及參考時鐘頻率關系由下式?jīng)Q定:

2.2 增益與相位檢測原理

這一部分是掃頻儀系統(tǒng)的核心，檢測被測網(wǎng)絡兩端的幅度比和相位差所使用的技術有較大差別。幅度比檢測的解決方案:從被測網(wǎng)絡兩端引出基準掃頻信號與通過網(wǎng)絡后發(fā)生失真的掃頻信號。將這兩路信號通過真有效值檢測電路求得其有效值，之后將信號輸入A/D 轉換器轉化為數(shù)字量，再送入FPGA 進行乘除法等一系列的運算，得到被測網(wǎng)絡的幅頻特性。注意適當增大輸入A/D 轉換器的信號幅度可以充分利用A/D 轉換器的字長，利于減小量化誤差。

相位差檢測的解決方案:同樣從被測網(wǎng)絡兩端引出基準掃頻信號及通過網(wǎng)絡后發(fā)生失真的掃頻信號。將這兩路信號輸入過零比較器，使得正弦掃頻信號轉化為同頻率的掃頻方波，該方波的電平與FPGA 相兼容，即兩路可以被當作數(shù)字信號的方波。這兩路數(shù)字信號輸入FPGA 內(nèi)部，利用脈沖填充計數(shù)法，求得它們的相位差。經(jīng)過數(shù)據(jù)運算及處理就得到被測網(wǎng)絡的相頻特性。該方案檢測精度有賴于FPGA模塊的時鐘頻率(50 MHz)遠大于輸入方波頻率這一假設。該假設是限制本儀器測量帶寬的主要因素。使用PLL 鎖相環(huán)可使時鐘信號加倍，但不利于系統(tǒng)穩(wěn)定。本方案中帶寬設置為500 Hz至125 kHz。

2.3 頻率特性顯示原理

將幅度比和相位差以及相對應的頻率數(shù)據(jù)存儲在雙口RAM 中，VGA 掃描信號HSYNC和VSYNC以地址映射的形式讀取雙口RAM 內(nèi)的相應數(shù)據(jù)，輸出到屏幕上形成幅頻特性和相頻特性函數(shù)圖像。屏幕上的內(nèi)容還包括坐標軸的文字標注等。在設計顯存時，比較可行的方案有兩種:一是把頻率對應的數(shù)據(jù)直接存儲在雙口RAM 中，需要開辟相應數(shù)量的RAM 存儲空間。二是把頻率數(shù)據(jù)和相應的幅度，相位數(shù)據(jù)整合成“頻率+幅度比”和“頻率+相位差”的等效數(shù)據(jù)形式，把等效數(shù)據(jù)以地址的形式存儲在雙口RAM 中，這需要開辟2×65 536個位的RAM 存儲空間。第1種方案節(jié)約空間，但方案可移植性不好，對于后期擴展不便。第2種方案解決了上述問題。盡管資源占用較大，但在M4K 足夠多的前提下，掃頻的范圍易于增加。

2.4 增益與相位檢測以及頻率特性顯示

如前文所述，F(xiàn)PGA 用于實現(xiàn)增益與相位檢測，以及控制VGA 顯示幅頻特性曲線和相頻特性曲線。為實現(xiàn)上述功能，首先設置Start模塊和div_500k模塊分別給經(jīng)A/D 轉換輸入FPGA 的數(shù)字信號提供啟動信號和500 kHz 的工作頻率。再設置名為Counter32(inst20)的模塊用于全局時鐘50 MHz 的脈沖計數(shù)，得到的數(shù)據(jù)經(jīng)過fx_block 轉換成外界輸入信號(未經(jīng)過衰減的標準輸入信號)的實際頻率，從而確定了頻率特性曲線上的各個頻點的頻率橫坐標。利用Xor和Counter32(inst16)模塊得到了兩路相位差的脈沖計數(shù)值，通過x180，buffer，piv模塊轉換，得到兩路相位差的實際度數(shù)值。其中sign_block用于判斷第二路相位信號(經(jīng)過網(wǎng)絡衰減的待測輸入信號)較之第一路相位信號的超前或滯后情況:sign為0 表示滯后，sign為1 表示超前。另外Div_control和div_ctrl模塊采集兩路信號的幅度信息，轉換成幅值比的形式，供后續(xù)處理。

Ram_buffer和Ram_control模塊用作信號緩沖，并將三個8 位的頻率，相位，幅度比信息整合成16位的“頻率+相位”和“頻率+幅度比”信息，完成各個頻點對應，并在wr_en 時序控制作用下同步輸出。Ram_ctrl_xfy和ram_ctrl_xpy模塊分別用于存儲16位的“頻率+相位”信息和“頻率+幅度比”信息。Vga模塊用于控制VGA 端口實現(xiàn)幅頻特性曲線和相頻特性曲線的顯示，在讀信號rd_out1和rd_out2有效時，從Ram_ctrl_xfy和ram_ctrl_xpy 讀取信息。

為了避免出現(xiàn)冒險競爭甚至邏輯錯誤，在兩級級聯(lián)模塊間加入緩沖模塊Ram_buffer和Ram_control，在全局分頻時鐘下同步輸出，供后級模塊使用，保障系統(tǒng)穩(wěn)定工作。

以上工作模塊的頂層設計如圖2所示，在ALTERA 公司FPGA 芯片EP2C8 中編譯實現(xiàn)，其資源利用情況如下:使用LE為4174/8256(51%)，其中Total Combinational Functions為3803/8256(46%)，Delicated Logic Registers為1011/8256(12%)。共用有效引腳為33/138(24%)。共用內(nèi)存位單元為134656/165888(81%)。

圖2 FPGA 的頂層設計

2.5 同步控制

本儀器的掃頻信號源和顯示部分的工作是協(xié)調(diào)一致的，利用最少的資源達到良好的顯示效果。當掃頻信號處于某一頻率時，顯示部分也與之對應。另外，整個系統(tǒng)的各功能模塊的處理速度也都控制在同等量級上，使得系統(tǒng)工作更加協(xié)調(diào)。

2.6 被測網(wǎng)絡

本儀器設計目標可以測量包括高通、低通、帶通、帶阻及其它復雜組合的無源或有源網(wǎng)絡。為盡量適應不同被測網(wǎng)絡對儀器驅(qū)動負載能力的要求，被測網(wǎng)絡的前一級信號源具有較強的電流輸出能力，可確保驅(qū)動低輸入阻抗的被測網(wǎng)絡，并且被測網(wǎng)絡的后一級具有較高的輸入阻抗，使得在被測網(wǎng)絡輸出阻抗較大時能盡量減小測量誤差［6］。為了驗證本掃頻儀的性能，使用了具有典型意義的雙T 帶阻網(wǎng)絡，具體驗證方法見本文第3 部分。

2.7 掃頻儀操作步驟

首先將待測網(wǎng)絡接入掃頻儀。打開單片機模塊的開關，即開始掃頻(默認情況下只掃頻一次);按下FPGA模塊的Clear 按鍵，可以清除屏幕上的圖像，以實現(xiàn)重新測量;按下Sweep 鍵，可以實現(xiàn)任意時間范圍內(nèi)的掃頻功能。根據(jù)坐標顯示和網(wǎng)格精度就可以讀取相應頻率處的幅度比和相位差數(shù)據(jù)。具體過程如圖3所示。

圖3 程序流圖

3 功能測試與誤差分析

3.1 利用仿真進行定性分析

制作一個中心頻率約為50 kHz 的雙T 帶阻網(wǎng)絡，以便對掃頻儀的實際功能進行檢驗。將帶阻網(wǎng)絡元件參數(shù)代入網(wǎng)絡傳遞函數(shù):

其中:ω0=1/RC，Q=1/4。

使用MATLAB 仿真［7］，結果如圖4所示。圖4表明系統(tǒng)的幅頻特性是:隨著信號頻率的提高，系統(tǒng)對信號的通過能力迅速下降，至50 kHz 附近降至最小值，而后隨著信號頻率的提高，系統(tǒng)對信號的通過能力緩緩上升。相頻特性是:隨著信號頻率的提高，系統(tǒng)對信號的相位產(chǎn)生影響，相位開始逐漸落后，至50 kHz 附近對應－90°，而后隨著信號頻率的提高，信號相位突變至+90°，之后相位超前的程度緩緩下降。其中50 kHz 對應的正是雙T 帶阻網(wǎng)絡的中心頻率。采用本掃頻儀實際測試所得圖像與仿真結果高度吻合，證明了本掃頻儀測試處理的正確性。

圖4 MATLAB 仿真結果

3.2 利用對照實驗進行定量分析

仿真只能定性反映理想狀態(tài)下的結果，而實際網(wǎng)絡特性與傳遞函數(shù)之間必然有所偏差。為了定量檢測儀器性能，使用傳統(tǒng)的點頻測量法與本掃頻儀測量值相比較。點頻測量法利用函數(shù)發(fā)生器(F05A型)作為信號源輸出單音信號，雙蹤示波器(Tektronix TDS 1012)通道1 接在信號輸入端，通道2 接在信號輸出端，通過對兩個通道測得信號的比較，可以得出被測網(wǎng)絡在當前頻率下的幅度響應與相位響應。表1所列為分別采用本掃頻儀和點頻測量法測得的數(shù)據(jù)以及相對誤差。

分析表1 中數(shù)據(jù)可知:掃頻儀測得數(shù)據(jù)相較點頻測量法所得數(shù)據(jù)在變化趨勢上完全吻合。就單一頻率對應數(shù)據(jù)而言，絕對誤差與信源輸入信號比值基本在5%以內(nèi)。誤差較大的數(shù)據(jù)一般出現(xiàn)在系統(tǒng)頻率響應變化較為劇烈的頻段。如何減小這些誤差有待于進一步的實驗研究。

表1 掃頻儀和點頻測量法測得數(shù)據(jù)及其對比

4 結語

最終成品如圖5所示。圖中測試對象為帶負載的帶阻網(wǎng)絡。使用同軸線可以有效減少信號在引出機箱后受到的外界干擾［8］，并且有一定的機械強度便于使用。當然，該儀器仍有較多改進空間，例如以人性化為目的的界面程序設計，減輕對儀器使用者的要求;整機仍有進一步小型化的空間。

圖5 掃頻儀成品及實測結果

［1］李文杰.頻率特性測試儀系統(tǒng)的設計［D］.南京航空航天大學，2005年1 月.

［2］胡澤民，姚曉亮，楊林杰.基于MCU和FPGA 的波特儀的設計［J］.電子測試，2008(7):55－60.

［3］張春水，張佳培.基于單片機和FPGA 的頻率特性測試儀［J］.電子設計工程，2009(1):63－65.

［4］劉蘭坤，潘明海.DDS 的雜散分析及降低雜散的方法［J］.電子器件，2007，30(2):572－578.

［5］朱磊.DDS 芯片AD9852 的應用問題分析［J］.電子器件，2008，31(4):1141－1143.

［6］王小利.寬帶直流放大器系統(tǒng)設計［J］.電子器件，2010，33(3):392－394.

［7］孟橋，董志芳，王瓊.信號與系統(tǒng)MATLAB 實踐［M］.北京:高等教育出版社，2008.

［8］雷威，張曉兵，王保平.電磁場理論及其應用［M］.南京:東南大學出版社，2005.