譚會(huì)生

(湖南工業(yè)大學(xué)電氣與信息工程學(xué)院,湖南株洲 412008)

在數(shù)據(jù)集成服務(wù)和數(shù)據(jù)包交換網(wǎng)絡(luò)中,當(dāng)它們使用多路復(fù)用開關(guān)網(wǎng)絡(luò)工作時(shí),不同應(yīng)用需求的數(shù)據(jù)包之間是相互影響的.為了針對(duì)不同的需求提供不同的服務(wù),采用多優(yōu)先級(jí)控制算法或許是解決不同通訊流量相互影響的一個(gè)關(guān)鍵部件.文獻(xiàn)[1]提出了一種基于模糊邏輯的多優(yōu)先級(jí)ATM網(wǎng)絡(luò)控制方法,文獻(xiàn)[2]基于模糊邏輯的緩沖管理模式提出了一種高速數(shù)據(jù)包交換網(wǎng)絡(luò)的通訊流量高效模糊控制系統(tǒng),它可應(yīng)用于像ATM,Internet等數(shù)據(jù)包交換網(wǎng)絡(luò)的固定大小和可變大小的數(shù)據(jù)單元的操作控制.通過對(duì)模糊優(yōu)先權(quán)控制模式的性能評(píng)估表明,它勝過任一個(gè)靜態(tài)閾值控制器,它的總的吞吐容量非常接近已有參考文獻(xiàn)所提出的理想狀態(tài)的開關(guān)控制器的吞吐量.實(shí)現(xiàn)模糊控制,傳統(tǒng)的方法是使用單片機(jī)或DSP實(shí)現(xiàn),但他們存在處理速度受限,程序跑飛等不足,隨著EDA技術(shù)的發(fā)展,若使用FPGA來實(shí)現(xiàn)模糊控制,既可提高系統(tǒng)的處理速度,又可增加系統(tǒng)的可靠性[3-8].本文就是基于文獻(xiàn)[2]所提出優(yōu)先模糊控制模型,參考文獻(xiàn)[4-6]有關(guān)模糊控制器的設(shè)計(jì)方法,采用并行技術(shù)和流水線技術(shù)[9],具體研究該系統(tǒng)的FPGA實(shí)現(xiàn)問題,重點(diǎn)是FPGA實(shí)現(xiàn)結(jié)構(gòu)設(shè)計(jì)和Verilog HDL程序的設(shè)計(jì)與驗(yàn)證.

1 模糊控制器的數(shù)學(xué)模型

網(wǎng)絡(luò)通訊流量模糊控制器的模型如圖1所示,其中輸入變量XCLRH,XN和XDN分別表示數(shù)據(jù)包丟失率,數(shù)據(jù)包的個(gè)數(shù)和緩沖器中隊(duì)列長(zhǎng)度變化率,輸出變量YACT表示系統(tǒng)對(duì)低優(yōu)先級(jí)輸入流量采取控制的強(qiáng)度.圖2是輸入變量XCLRH,XN,XDN和輸出變量YACT的隸屬函數(shù).其中,變量XCLRH表示高優(yōu)先級(jí)數(shù)據(jù)包丟失率;XCLRRH為可允許的高優(yōu)先級(jí)數(shù)據(jù)包丟失率最大值;Q為數(shù)據(jù)包緩沖器容量的大小.模糊優(yōu)先控制器的控制規(guī)則共30條[2],除規(guī)則1,26和30的前件只有兩個(gè)XCLRH,XN外,其余的規(guī)則均包括三個(gè)前件,其控制規(guī)則的形式如下:ifXCLRHis LOW andXNis Medium andXDNis Negative then theYACTis Strong Admit.

圖1 網(wǎng)絡(luò)通訊流量模糊控制器模型Fig.1 Fuzzy controller model of network traffic managing

圖2 輸入變量 XCLR H,XN,XDN和輸出變量 YACT的隸屬函數(shù)Fig.2 Membership functions for the XCLR H,XN,XDNand YACTinput/output variable

該系統(tǒng)可用于分組交換網(wǎng)中對(duì)大小固定和大小可變的數(shù)據(jù)單元的傳送控制,比如ATM網(wǎng)絡(luò)和互聯(lián)網(wǎng).該系統(tǒng)可應(yīng)用于各種實(shí)時(shí)系統(tǒng)中.

2 模糊控制器的FPGA實(shí)現(xiàn)結(jié)構(gòu)

2.1 FPGA實(shí)現(xiàn)總體結(jié)構(gòu)

網(wǎng)絡(luò)通訊流量模糊控制器的FPGA實(shí)現(xiàn)結(jié)構(gòu)如圖3所示.它由控制規(guī)則存儲(chǔ)器、模糊化、模糊推理和去模糊化4大部分構(gòu)成.本系統(tǒng)采用零階 Takagi-Sugeno模糊推理和去模糊化方法.整個(gè)設(shè)計(jì)基于并行技術(shù)和流水線技術(shù).其中系統(tǒng)中模糊化模塊、模糊推理模塊是串行工作的,而反模糊化模塊則和前面二者是并行工作的.

圖3 模糊控制器的FPGA實(shí)現(xiàn)結(jié)構(gòu)Fig.3 The FPGA implementation architecture of fuzzy logic controller

2.2 模糊化模塊的實(shí)現(xiàn)

模糊化模塊的作用就是先把輸入的精確量量化到相應(yīng)的論域范圍,再進(jìn)行模糊化處理,得到相應(yīng)的模糊量及隸屬度.

1)輸入?yún)?shù)的量化.CLR的量化公式如公式(1)所示,其中du=255,XN,XDN的量化公式與此類似,詳見參考文獻(xiàn)[2].均勻量化后各個(gè)輸入論域的范圍是在0～255之間.

2)輸入變量的模糊編碼.輸入?yún)?shù)量化后,送入比較編碼器中進(jìn)行模糊編碼,如圖4所示,其中為輸入,～為各個(gè)模糊區(qū)間的中心點(diǎn)(邊界點(diǎn)).其工作原理是:先將輸入與各邊界點(diǎn)進(jìn)行比較,然后根據(jù)比較的結(jié)果進(jìn)行模糊區(qū)間編碼,并將結(jié)果寄存到對(duì)應(yīng)寄存器中.

由隸屬度函數(shù)的特點(diǎn)可知,對(duì)于每個(gè)輸入變量,最多可以并行輸出2個(gè)語言值和2個(gè)隸屬度.根據(jù)圖2(a)可知,的幾個(gè)分界點(diǎn)為代入公式(1)量化可得出其分界點(diǎn)分別為26,51,76,128.同理可以求出N和的各分界點(diǎn).

3)隸屬度的計(jì)算.設(shè)論域?yàn)?56.因?yàn)橐粋€(gè)輸入變量最多可能屬于兩個(gè)區(qū)間,則應(yīng)分別求對(duì)應(yīng)于每個(gè)區(qū)間的隸屬度大小.其計(jì)算模型如圖5所示.假如輸入X所在區(qū)間為(V1,V2),其隸屬度為Y,則其它計(jì)算類似.

圖4 模糊編碼原理圖Fig.4 Fuzzy encoding principle diagram

圖5 隸屬度計(jì)算模型Fig.5 Representation of the term set of the input variables

2.3 模糊推理模塊的實(shí)現(xiàn)

模糊推理主要包括規(guī)則的選取和激活度的計(jì)算.由本系統(tǒng)隸屬函數(shù)的特點(diǎn)可知,每個(gè)輸入變量可并行輸出兩個(gè)語言值和兩個(gè)隸屬度.對(duì)三輸入系統(tǒng),最多輸出8個(gè)語言值和8個(gè)隸屬度,最多激活8條模糊規(guī)則.為降低資源消耗,將對(duì)模糊規(guī)則進(jìn)行分組處理,即將三輸入系統(tǒng)當(dāng)作兩輸入系統(tǒng)處理,因此對(duì)于三輸入系統(tǒng),最多輸出4組語言值和4組隸屬度,而規(guī)則表的地址也就可簡(jiǎn)化為用一個(gè)字節(jié)來表示.

規(guī)則的選取,就是以模糊化模塊輸出的輸入語言值編碼作為地址,通過查找相應(yīng)的隸屬度存儲(chǔ)器(隸屬度存儲(chǔ)格式見圖3),將其結(jié)果送到規(guī)則選擇器中進(jìn)行匹配比較,若輸入的語言值編碼與規(guī)則存儲(chǔ)器送來的對(duì)應(yīng)前件語言值編碼相等,則將其對(duì)應(yīng)的隸屬度送入后級(jí)的計(jì)算激活度模塊,否則將0送入計(jì)算激活度模塊.將輸入計(jì)算激活度最小值模塊的各個(gè)隸屬度進(jìn)行比較,求出最小值,即得到前件轉(zhuǎn)移到后件的強(qiáng)度 θi.在求出前件轉(zhuǎn)移到后件的強(qiáng)度的同時(shí),應(yīng)同時(shí)并行地從規(guī)則寄存器中讀出yi,并暫存在對(duì)應(yīng)的寄存器中.

2.4 去模糊化模塊的實(shí)現(xiàn)

乘法的硬件實(shí)現(xiàn)高效方法有:陣列法,修正布斯算法(MBA法),華萊士樹(WT法),修正布斯算法-華萊士樹法(MBA-WT)乘法器.A.J.Al-Kbalili和N.Zaman的研究表明,陣列乘法器面積小、功耗小,運(yùn)算速度慢;WT乘法器和MBA-WT乘法器運(yùn)算速度快,但功耗較大,WT乘法器面積最大,MBA-WT乘法器面積略大于陣列乘法器;MBA乘法器各項(xiàng)參數(shù)介于前三種乘法器之間[10].因此本設(shè)計(jì)選擇修正布斯算法(MBA法),基于MBA的乘法器結(jié)構(gòu)如圖6所示.

圖6 修正布斯算法 MBA乘法器結(jié)構(gòu)圖Fig.6 Architecture of modified booth algorithm

圖7 除法器結(jié)構(gòu)圖Fig.7 Architecture of divider

本設(shè)計(jì)的除法器的組成原理結(jié)構(gòu)如圖7所示,它是一個(gè)16位/8位的除法器,它在16個(gè)時(shí)鐘周期內(nèi)完成除法運(yùn)算.與純組合電路構(gòu)成的除法器相比,本除法器的最大優(yōu)點(diǎn)是可以大大節(jié)省芯片資源.

2.5 系統(tǒng)控制模塊的實(shí)現(xiàn)

系統(tǒng)控制模塊采用一個(gè)米立型狀態(tài)機(jī)來實(shí)現(xiàn).為了減少了高速運(yùn)轉(zhuǎn)下的狀態(tài)誤碼率,提高狀態(tài)機(jī)的穩(wěn)定性,設(shè)計(jì)中的狀態(tài)機(jī)采用ONEHOT編碼,為使得狀態(tài)機(jī)更加容易維護(hù),其編寫方式則采用了三段式狀態(tài)機(jī)的模式.圖8為本系統(tǒng)控制模塊的狀態(tài)圖.

圖8 系統(tǒng)控制模塊的狀態(tài)圖Fig.8 State diagram of system control module

3 控制器的FPGA實(shí)現(xiàn)結(jié)果

本系統(tǒng)采用Verilog硬件描述語言進(jìn)行邏輯描述,采用Quartus 8.0和Modelsim SE 6.0進(jìn)行作為設(shè)計(jì)和調(diào)試的工具,最后選用Altera公司的Stratix II系列中的EP2S15F484C3芯片實(shí)現(xiàn)了本系統(tǒng).其主要模塊及系統(tǒng)總體的仿真結(jié)果分別如圖9～圖12所示.經(jīng)分析,系統(tǒng)的邏輯功能符合系統(tǒng)的設(shè)計(jì)要求,證明了Verilog程序的正確.邏輯綜合適配后,系統(tǒng)消耗的資源為:Total AlUTs 548/12 480(4%),Totals registers 203,Total memory bits 20032/419 328(5%),Total PLLs 1/6(17%);系統(tǒng)的最高時(shí)鐘頻率是273.22 MHz.

圖9 模糊化模塊的功能仿真結(jié)果Fig.9 Functional simulation result of fuzzification module

圖10 模糊推理模塊的功能仿真結(jié)果Fig.10 Functional simulation result of fuzzy inference module

圖11 去模糊模塊的功能仿真結(jié)果Fig.11 Functional simulation result of defuzzification module

圖12 模糊控制器的功能仿真結(jié)果Fig.12 Functional simulation result of fuzzy controller

4 結(jié) 論

基于FPGA開發(fā)了一個(gè)用于網(wǎng)絡(luò)通信流量的模糊控制器.該模糊控制器是利用緩沖器和模糊控制技術(shù)對(duì)不同優(yōu)先級(jí)的通信流量進(jìn)行管理,既可保證高優(yōu)先級(jí)通訊的服務(wù)質(zhì)量,又可利用未使用的緩沖資源去提供最有效的通信控制,以增大系統(tǒng)的吞吐容量.基于優(yōu)先模糊控制原理和并行技術(shù)、流水線技術(shù)等硬件設(shè)計(jì)優(yōu)化技術(shù),提出了基于FPGA的網(wǎng)絡(luò)流量?jī)?yōu)先模糊控制器的總體實(shí)現(xiàn)結(jié)構(gòu)和模糊化、模糊推理和去模糊化模塊的實(shí)現(xiàn)方法,給出了Verilog HDL程序?qū)崿F(xiàn)的功能仿真、邏輯綜合及典型時(shí)序分析結(jié)果.實(shí)驗(yàn)結(jié)果驗(yàn)證了本控制器結(jié)構(gòu)設(shè)計(jì)的有效性和程序設(shè)計(jì)的正確性,并且與傳統(tǒng)的單片機(jī)或DSP實(shí)現(xiàn)方法相比,既提高了系統(tǒng)的實(shí)時(shí)性,又增加了系統(tǒng)的可靠性,而且系統(tǒng)非常容易修改和移植.本系統(tǒng)可以應(yīng)用于ATM和IP網(wǎng)絡(luò)的流量控制,修改后也可應(yīng)用于智能交通控制.

[1]Catania V,Ficili G,Panno D.A fuzzy logic based approach to multipriority control in ATM networks[J].Computer Standards&Interfaces,1999(21):19-23.

[2]Ascia G,Gatania V,Panno D.An efficient fuzzy system for traffic management in high-speed packet-switched networks[J].Soft Computing,2001(5):247-256.

[3]Tessier R,Burleson W.Reconfigurable computing for digital signal processing:a survey[J].Journal of VLSI Signal Processing,2001(28):151-163.

[4]Monmasson E,Cirstea M N.FPGA design methodology for industrial control systems—a review[J].IEEE Transctions on Industrial Electronics,2007,54(4):1824-1842.

[5]Guo Yongqiang,Fang Kangling.Design of Fuzzy Feed-forward Decoupling System based on FPGA[C].The 2008 International Conference on Embedded Software and Systems(ICESS2008),IEEE computer society,2008:405-409.

[6]Juang Chiafeng,Lu Chunming,Lo Chiang,et al.Ant colony optimization algorithm for fuzzy controller cesign and its FPGA implementation[J].IEEE Transactions of Industrial Electronics,2008,55(3):1453-1462.

[7]Evmorfopoulos N E,Avaritsiotis J N.An adaptive digital fuzzy architecture for application-specific integrated circuits[J].Active and Passive Elec.Comp.,2002(25):289-306.

[8]白瑞林,江呂鋒,王建.基于FPGA的模糊自整定PID控制器的研究[J].儀器儀表學(xué)報(bào),2005,26(8):833-837.

Bai Ruilin,Jiang Lvfeng,Wang Jian.The study of fuzzy self-tuning PID controller based on FPGA[J].Chinese Journal of Scientific Instrument,2005,26(8):833-837.(in Chinese)

[9]Shanbhag N R.Algorithms transformation techniques for low-power wireless VLSI systems design[J].International Journal of Wireless Information Networks,1998,5(2):147-170.

[10]Al-Khalili A J.32-bit constant(k)coefficient multiplier[J].IEEE Catalogue CH37239,2001(1):306-308.