鄒國平 崔 翔 魏興昌 李爾平

(1.華北電力大學電氣與電子工程學院，北京 102206；2.新加坡高性能計算研究所，新加坡 138632)

1.引 言

隨著半導體工藝的發(fā)展，高速封裝和印刷電路板(Printed Circuit Board，PCB)上的元件密度越來越高。元件密度的增加符合摩爾定律的描述，即每過18個月，芯片上的原件數(shù)量大約增加一倍[1]。為了給高速電路提供低阻抗的通道以抑制電磁干擾，完整電源/地層(power-ground planes，PG層)結構得以在高速封裝和電路板上廣泛應用。在高速電路板中，為了實現(xiàn)電路功能，信號走線經(jīng)常在不同層之間轉換，這將產生同步切換噪聲、輻射等一系列問題。當噪聲頻譜恰好落在電源/地層結構的諧振點附近，電磁噪聲將進一步被放大，這將會降低電路性能甚至引發(fā)器件誤操作[2]。

抑制電磁噪聲的首要方法是保持PG層的阻抗參數(shù)在一定頻率范圍內盡可能的低，以便為噪聲提供低阻抗通道，從而防止電磁噪聲擴散到整個PG層區(qū)域。近年來，已有多種方法用于高速電路PG層阻抗參數(shù)的計算。諧振腔模型[3-4]是較早用于高速電路建模的方法，該方法利用無窮級數(shù)形式來計算PG層任意兩點之間的阻抗參數(shù)，計算過程快速簡便。但是由于不規(guī)則結構的格林函數(shù)難以獲得，這一方法只能用于矩形、圓形等規(guī)則形狀的PG層，對于不規(guī)則形狀的PG層則無能為力。類似的，基于諧振腔模型擴展的分割腔體方法[5]和基于二維傳輸線模型的傳輸矩陣方法[6]也只能用于準規(guī)則形狀的結構。從理論上來說，對于任意PCB結構可以用三維數(shù)值方法計算，例如有限元、時域有限差分法[7-8]。但是由于實際PCB結構中存在許多諸如通孔、信號線、細槽等細小結構，用三維數(shù)值方法計算時，為了保證計算的準確度，需要對模型結構進行密集的剖分。這就導致了三維全波電磁場方法在PCB結構中計算代價高、計算時間長的局限性。

基于邊界積分方程提出了一種計算高速電路板阻抗參數(shù)的有效方法。該方法充分利用了電源/地層實際結構特征，將三維電磁場問題簡化為二維問題，利用點匹配技術將積分方程離散為矩陣形式，通過求解矩陣獲得了PG層阻抗參數(shù)。同時在該方法基礎上，分析了相關參數(shù)對阻抗參數(shù)的影響，所獲結論可為高速電路阻抗設計提供有效參考依據(jù)。

2.邊界積分方程法基本原理

2.1 問題描述

對于一個雙層的PG層結構，上下兩層是高導電率的金屬板，兩者之間含有相對介電常數(shù)為εr，損耗角為tanδ的介質。由于在實際結構中，介質厚度遠小于上下金屬板的尺寸和運行頻率對應的波長，所以可以認為金屬板之間的電磁場不隨Z軸的變化而變化，且Ex=Ey=Hz=0.因此，可以認為PG層之間的電磁場問題是一個二維場問題。若介質厚度為h，則可以定義上下兩層板之見的電壓為V=-Ez·h.

2.2 積分方程的獲得

圖1是一個不規(guī)則的雙層PG層結構，利用積分方程理論[9-10]，可以建立邊界上任一點與其他邊界點電壓電流之間的關系

(1)

圖1 任意形狀PG層結構圖

2.3 積分方程的計算

在離散過程中，(V，J)被分成外邊界上的(Vo，Jo)和內端口邊界上的(Vp，Jp)。積分方程的外邊界被分成很多小段以確保每一段的長度都小于波長的十分之一，而內部的端口邊界由于其尺寸相對于波長已經(jīng)非常小故不必再剖分。通過離散，并應用點匹配技術[11]，積分方程(1)可以表示為以下矩陣形式

(2)

[U]和[H]矩陣的元素計算如下

(3)

(4)

在離散過程中，認為每一單元上的電流電壓恒定。故有

(5)

(6)

(7)

(8)

由于在PG層的周圍通常是沒有電流流入的，所以可以認為在外邊界處Io=0，由式(2)可以得到

[Zp]·[Ip]=[Vp]

(9)

即式(2)可以簡化為：

[Zp]= ([Upp]-[Upo]·[Uoo]-1·[Uop])-1·

([Hpp]-[Upo]·[Uoo]-1·[Hop])

(10)

利用式(3)、(4)和(10)就可以獲得Z參數(shù)矩陣，經(jīng)進一步運算就可以得到散射參數(shù)S.

3.算法驗證

為了驗證邊界積分方程算法的準確性，對如圖2所示結構的雙層PCB板做了實驗驗證。PCB板尺寸如圖中所示，單位是mm。上下兩層為完整金屬導體板，分別作為電源層和地層。兩者之間是相對介電常數(shù)為4.1，損耗角為0.015，厚度為1.2 mm的FR4介質。PCB的兩個端口由微型A類(Subminiature Type A,SMA)連接件引出，其中SMA的內導體焊在下層板，外導體焊接在上層板。測試時網(wǎng)絡分析儀通過SMA連接這兩個SMA連接件來完成測量。

圖3是S11參數(shù)的計算結果和測試結果比較圖。其中黑實線表示的是用邊界積分方程計算得到的結果，紅色加三角形點線表示的是用網(wǎng)絡分析儀測量得到的結果。由圖3(a)可以觀察到:

圖2 雙層PCB板結構圖

(a) S11參數(shù)(幅值)

(b) S11參數(shù)(相位)圖3 矩形結構PCB板散射參數(shù)計算結果

在0～5 G的S11幅頻曲線中，峰值處(表示S11反射最強時)符合得非常好；谷值處(表示S11諧振時)諧振頻率點也符合得非常好，在高頻時幅值上略有差異。由圖3(b)可以觀察到：在0～5 G的S11相頻曲線中，計算值和測量值的諧振頻率點符合得較好，但是在幅值上略有差異。

計算值和測量值產生差異的原因是在計算中沒有計及SMA連接件的傳輸線效應，在高頻時SMA連接件等效于小段的傳輸線。所以計算獲得的曲線，尤其是對參數(shù)敏感的相位曲線，在高頻時與測量結果會有一些差異，但在可接受范圍內。在計算過程中S參數(shù)由Z參數(shù)獲得，相應的參考阻抗為50歐姆。

邊界積分方程算法的主要優(yōu)勢是可以快速計算任意形狀電源/地層結構的阻抗參數(shù)。圖4是一不規(guī)則形狀雙層PCB結構示意圖。圖中所示單位為mm，介質厚度為0.15 mm，介質的相對介電常數(shù)為4.2，損耗角為0.02.

圖4 不規(guī)則形狀PCB結構圖

圖5為計算結果比較圖，兩條曲線分別表示由積分方程法和三維有限元軟件HFSS計算得到的S21參數(shù)。對于這一模型，HFSS的計算時間為12分35秒，而積分方程法的計算時間為73秒。從圖5可知，兩者符合得很好，由此可以驗證積分方程方法的正確性和有效性。

(a) S21參數(shù)(幅值)

(b) S21參數(shù)(相位)圖5 不規(guī)則形狀PG層散射參數(shù)計算結果

4.影響阻抗參數(shù)的因素

4.1 相對介電常數(shù)

相對介電常數(shù)對阻抗參數(shù)的影響比較大，不僅會影響阻抗幅值還會影響諧振頻率。圖6是阻抗參數(shù)與相對介電常數(shù)的關系圖。在圖中，其它參數(shù)與原計算模型相同，相對介電常數(shù)εr從1至5。由圖6可以看到隨著相對介電常數(shù)的增加，諧振頻點左移，同時相應的諧振阻抗變小。

(a) εr對互阻抗的影響

(b) εr對自阻抗的影響圖6 阻抗參數(shù)與相對介電常數(shù)的關系

4.2 介質損耗

圖7反映了介質損耗與阻抗參數(shù)的關系。從圖7可以看到，損耗角不影響諧振頻率，但隨著tanδ的增大，處于諧振點的阻抗參數(shù)顯著減小。這是由于當損耗角比較大時，電磁波在介質中衰減得很快。尤其是當損耗角到達0.1時，處于諧振點的阻抗和其余頻段幅值相差不多，已看不出明顯的諧振效應。

(a) tanδ對互阻抗的影響

(b) tanδ對自阻抗的影響圖7 阻抗參數(shù)與介質損耗的關系

4.3 介質厚度

在高速電路板設計中，介質厚度是影響PG層阻抗參數(shù)的重要因素。圖8顯示了介質厚度(單位是mm)與阻抗參數(shù)的關系。由圖可以看出，隨著介質厚度的增加，阻抗參數(shù)也不斷變大。因此,在實際設計中，單層PCB板的厚度越來越薄，一方面是考慮到高速電路板層數(shù)越來越多，另一方面也是考慮到薄的PG層能提供更好的阻抗特性。在圖8中為了更好地顯示不同阻抗曲線的差別，采用了對數(shù)坐標。

(a) h對互阻抗的影響

(b) h對自阻抗的影響圖8 阻抗參數(shù)與介質厚度的關系

5.結 論

基于邊界積分方程理論，提出了一種快速計算高速電路阻抗參數(shù)的方法。該方法充分利用了電源/地層結構的物理特性，將三維電磁場問題轉化為二維電磁場問題。同時在計算中考慮到邊界處沒有電流注入的特性，降低矩陣求解階數(shù)，大大加快了計算速度。實驗結果也表明了計算方法的準確性。

在積分方程基礎上，分析了電路板中介質相對介電常數(shù)、損耗角以及厚度對阻抗參數(shù)的影響因素。計算結果表明：

1) 當相對介電常數(shù)增加，阻抗參數(shù)明顯減小，但同時諧振點左移；

2) 當損耗角增大，阻抗諧振點基本不變，但隨著頻率的升高諧振阻抗衰減得很快；

3) 當介質厚度增加時，阻抗諧振點不變，但是幅值也增加。

因此，為了給高速電路提供更好的電源層/地層結構，在單純考慮阻抗參數(shù)的條件下，設計中應盡量選用高介電常數(shù)、高損耗因子的材料，同時金屬層之間介質厚度應該盡量的小。

[1] Internatioal Technology Roadmap for semiconductors. http://www.itrs.net/reports.html.

[2] SWAMINATHAN M, ENGIN A E. Power Integrity Modeling and Design for Semiconductors and Systerms [M]. Pearson Hall，2007：13-16.

[3] LEI C T, TECHENTIN R W, GILBERT B K. High frequency characterization of power/ground-plane structures [J]. IEEE Trans. Microw. Theory Tech., 1999， 47(5):562-569.

[4] 蘇東林，王曉曉. PCB材料與電源/地層諧振阻抗關系[J].北京航空航天大學學報，2007，33(5):568-571.

SU Donglin, WANG Xiaoxiao. Relationship between PCB material and power/ground impedance [J]. Journal of Beijing University of Aeronautics and Astronautics, 2007,33(5): 568-571. (in Chinese)

[5] WANG C, MAO J , SELLI G, et al. An efficient approach for power delivery network design with closed-form expressions for parasitic interconnect inductances [J]. IEEE Trans. Adv. Packag.,2006,29:320-334.

[6] KIM J, SWAMINATHAN M . Modeling of irregular shaped power distribution planes using transmission matrix method [J]. IEEE Trans. Adv. Packag.,2001,24:334-346.

[7] 于學萍，呂英華，馮曉俊,等. 割裂大地對數(shù)字信號的影響[J]. 電波科學學報，2002，17(5)：490-494.

YU Xueping, LV Yinghua, FENG Xiaojun, et al. The effect on digital signal of slotted ground [J]. Chinese Journal of Radio Science, 2002, 17 (5): 490-494. (in Chinese)

[8] 張 華，洪 偉，郝張成. 求解三維電磁問題的自適應區(qū)域分解FDTD法[J]. 電波科學學報，2006, 21(3):397-402.

ZHANG Hua, HONG Wei, HAO Zhangcheng. An adaptive domain decomposition FDTD method for solving 3D EM problems, 2006, 21(3):397-402. (in Chinese)

[9] OKOSHI T. Planar Circuits for Microwave and Lightwaves [M]. New York: Springer-Verlag, 1985.

[10]WEI X C , LI E P, LIU E X, et al. Efficient simulation of power distribution network by using integral equation and modal decoupling technology [J]. IEEE Trans. Microwave Theory Tech., 2008, 56(10):2277-2285..

[11] HARRINGTON R F. Field Computation by Moment Methods [M]. Piscataway. NJ: The IEEE/OUP Series on Electromagnetic Wave Theory, 1992.