張連華

（山西大學(xué)工程學(xué)院，山西 太原 030013）

1 實(shí)驗(yàn)電路

圖1為數(shù)據(jù)通路實(shí)驗(yàn)電路圖，它是將前面進(jìn)行的運(yùn)算器實(shí)驗(yàn)?zāi)K和存儲(chǔ)器實(shí)驗(yàn)?zāi)K兩部分電路連接在一起形成的，由于RAM是三態(tài)門輸出，因而可以將RAM連接到運(yùn)算器的數(shù)據(jù)總線BUS上，這樣，寫入RAM的數(shù)據(jù)可以由運(yùn)算器提供，而從RAM讀出的數(shù)據(jù)可以送到運(yùn)算器的暫存工作寄存器保存。除了T3、T4兩個(gè)脈沖信號(hào)外，其他電位控制信號(hào)仍由試驗(yàn)臺(tái)操作板上的二進(jìn)制開關(guān)來(lái)模擬。

圖1 數(shù)據(jù)通路實(shí)驗(yàn)電路圖

2 實(shí)驗(yàn)設(shè)備

（1）計(jì)算機(jī)組成原理實(shí)驗(yàn)儀1臺(tái)。

（2）雙蹤示波器1臺(tái)。

（3）直流萬(wàn)用表1只。

（4）邏輯測(cè)試筆1支。

3 故障的分析與排除

數(shù)字電路中難免要出現(xiàn)這樣或那樣的故障。有了故障迅速加以診斷并排除，使線路正常運(yùn)行，這是實(shí)際工作中經(jīng)常遇到的事。因此，學(xué)會(huì)分析線路故障，提高排除故障的能力，是很有必要的。

就數(shù)字電路故障性質(zhì)而言，大體有兩種：①是由于設(shè)計(jì)中的錯(cuò)誤或不當(dāng)造成的；②是由于原件損壞或性能不良造成的。

3.1 設(shè)計(jì)錯(cuò)誤造成的故障

常見的設(shè)計(jì)錯(cuò)誤有邏輯設(shè)計(jì)錯(cuò)誤和布線錯(cuò)誤。

對(duì)于布線錯(cuò)誤，只有仔細(xì)地進(jìn)行查對(duì)才可以排除。然而如果系統(tǒng)基本上可以工作，那么不必查對(duì)所有的接線，也能較快地判斷出布線錯(cuò)誤的位置。這可以通過某一預(yù)知特性點(diǎn)的觀察檢測(cè)出來(lái)。假如改點(diǎn)的信號(hào)不是預(yù)期的特性，則可往前一級(jí)查找。常見的布線錯(cuò)誤是漏線和布錯(cuò)線。漏線的情況往往是輸入端未連線或浮空。浮空輸入可用三狀態(tài)邏輯測(cè)試筆或電壓表檢測(cè)出來(lái)。對(duì)于設(shè)計(jì)錯(cuò)誤，需要在設(shè)計(jì)中加以留心和克服。首先要遵循的原則是：為使系統(tǒng)可靠的工作，從系統(tǒng)的初始狀態(tài)開始，應(yīng)該把線路置于信號(hào)的電平上，而不是置于信號(hào)的前沿或后沿；其次沒有出口的懸空狀態(tài)是不允許存在的；另外設(shè)計(jì)中應(yīng)當(dāng)避免靜態(tài)和動(dòng)態(tài)的競(jìng)爭(zhēng)冒險(xiǎn)；最后，為便于維修，設(shè)計(jì)中應(yīng)考慮把系統(tǒng)設(shè)計(jì)成具有單步工作的能力。

常見的設(shè)計(jì)錯(cuò)誤包括對(duì)于中小規(guī)模集成電路中不用的輸入端的接法。對(duì)一個(gè)不用的輸入端常常忘了端接，因而輸入端相當(dāng)于接了有效的邏輯“1”電平。所有不用的TTL輸入端最好連接到同一個(gè)邏輯“1”的電壓上，例如，計(jì)數(shù)器不計(jì)數(shù)或寄存器不寄存信息的問題，常常就是由不用的輸入端進(jìn)來(lái)的干擾信號(hào)引起的。

3.2 原件損壞造成的故障

一個(gè)數(shù)字系統(tǒng)，即使邏輯設(shè)計(jì)和布線連接都正確無(wú)誤，但如果使用的元件損壞或性能不良，也會(huì)造成系統(tǒng)的故障。這種故障只要更換元件，系統(tǒng)就能恢復(fù)正常運(yùn)行。

數(shù)字系統(tǒng)的故障，除了元件損壞或不良外，還可能由于虛焊、噪聲等原因造成時(shí)隱時(shí)現(xiàn)的間隙性故障。許多最初間隙性的故障，最終還會(huì)變成固定性故障。這種固定性故障，不是固定的邏輯高電平，就是固定的邏輯低電平，通常稱為“邏輯故障”。

使用邏輯測(cè)試筆和邏輯脈沖筆（邏輯脈沖產(chǎn)生器），可以方便尋找數(shù)字電路中的邏輯故障。使用的方法視具體的情況而定。

一種方法是先使用邏輯測(cè)試筆檢測(cè)關(guān)鍵信號(hào)（如時(shí)鐘、啟動(dòng)、移位、復(fù)位）丟失的地方，這樣就把故障隔離到一個(gè)小范圍的集成電路內(nèi)。有了故障的大概范圍以后，去掉內(nèi)部時(shí)鐘脈沖，改用邏輯脈沖筆向特定的電路節(jié)點(diǎn)施加激勵(lì)信號(hào)。檢測(cè)的方法是：

（1）門電路：輸入脈沖，檢查輸出脈沖。

（2）觸發(fā)器電路：在時(shí)鐘輸入端或預(yù)置輸入端加上信號(hào)，然后檢查輸出端的狀態(tài)。

（3）計(jì)數(shù)器電路：用邏輯脈沖筆供給計(jì)數(shù)器脈沖，同時(shí)檢查輸出端的狀態(tài)。

有了提供激勵(lì)的邏輯脈沖筆和響應(yīng)激勵(lì)的邏輯測(cè)試筆，很容易檢查被懷疑的器件的真值表。故障地點(diǎn)探出以后，可在同一節(jié)點(diǎn)上使用邏輯脈沖筆和測(cè)試筆幫助識(shí)別，即用脈沖筆向該節(jié)點(diǎn)加以脈沖，同時(shí)用測(cè)試筆檢測(cè)，如果測(cè)試筆顯示的是穩(wěn)定的邏輯低電平，表明該節(jié)點(diǎn)是短接到地的；如果測(cè)試筆顯示的是穩(wěn)定的邏輯高電平，表明該節(jié)點(diǎn)是短接到電源VCC。

另一種尋找故障的方法是預(yù)先隔離故障。一連串的邏輯電路的檢查，可以這樣進(jìn)行：從電路始端進(jìn)入脈沖，在終端檢測(cè)響應(yīng)。如果信號(hào)未能正確傳達(dá)，就對(duì)每一串電路用同樣方法檢查，然后反復(fù)進(jìn)行，就能將故障點(diǎn)隔離出來(lái)。

4 實(shí)驗(yàn)任務(wù)

（1）排除實(shí)驗(yàn)電路中的故障。由指導(dǎo)教師預(yù)先在實(shí)驗(yàn)電路中設(shè)置1~2個(gè)人為故障。（例如使用壞集成電路片子），不說(shuō)明故障位置。學(xué)生在進(jìn)行下面的實(shí)驗(yàn)任務(wù)時(shí)必須先排除電路中的故障，然后才能完成以下指定的實(shí)驗(yàn)任務(wù)。

（2）向寄存器DR1，DR2中置入已知數(shù)據(jù)，完成以下運(yùn)算：

（DR1）+（DR2）→DR2

（DR2）茌（DR1）→DR1。

（3）運(yùn)算正常后，將DR2，DR1的數(shù)據(jù)分別寫入到RAM的AA和AB（十六進(jìn)制）單元中。

（4）從RAM的AA，AB單元讀出剛剛寫入的數(shù)據(jù)，分別放到寄存器DR1和DR2中，并檢查RAM寫入和讀出的數(shù)據(jù)是否正確。

（5）將全“1”和全“0”分別寫入 RAM的 AC，AD單元中。

（6）將 AC，AD單元中的全“1”和全“0”分別讀到 DR1和 DR2中，檢查RAM寫入和讀出的數(shù)據(jù)是否正確。