李仲秋

（空軍航空維修技術(shù)學(xué)院湖南長(zhǎng)沙410014）

由于在集成電路中很難制造出具有高精度的電阻，因而不能采用普通的電阻分壓方法來獲取基準(zhǔn)電壓。但是利用集成電路具有良好圖形對(duì)稱性的特點(diǎn)可以制造出具有低溫度系數(shù)和高電源電壓抑制比的帶隙電壓源等基準(zhǔn)電壓產(chǎn)生電路。它們廣泛用于頻率合成、A/D、D/A等需要高穩(wěn)定參考電壓源的模擬或模數(shù)混合的集成電路中。

然而，在某些只存在N型MOS或者NPN型晶體管的特定工藝中，沒有P型器件，難以用傳統(tǒng)的帶隙電壓源結(jié)構(gòu)來產(chǎn)生精確的參考電壓，這些工藝中如果需要基準(zhǔn)電壓，目前的做法都是由外部電路來產(chǎn)生這個(gè)電壓，這不但增加了整個(gè)系統(tǒng)的成本，而且還增加了外圍電路的復(fù)雜性，不利于系統(tǒng)集成和小型化。

筆者首先介紹了傳統(tǒng)互補(bǔ)型工藝中帶隙基準(zhǔn)電壓源的優(yōu)缺點(diǎn)及局限性，然后闡述了一種可以集成于只有N型有源器件和無源元件工藝中的基準(zhǔn)電壓產(chǎn)生電路，并分析和測(cè)試了此種基準(zhǔn)電壓源產(chǎn)生電路的特性。

1 傳統(tǒng)的帶隙基準(zhǔn)電壓產(chǎn)生電路的特點(diǎn)及局限性

在傳統(tǒng)的互補(bǔ)型金屬氧化物半導(dǎo)體（CMOS）工藝中，一般采用帶隙電壓源結(jié)構(gòu)[1-2]來產(chǎn)生參考電壓，如圖1所示，這是因?yàn)樵谶@種工藝中，有帶隙電壓源電路所需的全部器件，包括N型MOS、P型MOS、PNP晶體管和電阻，這種電路結(jié)構(gòu)所產(chǎn)生的基準(zhǔn)電壓（VOUT）可表示為為玻耳茲曼常數(shù)，T為溫度，q為電荷量，n為Q1、Q2的面積比，Vbe為PNP管的結(jié)壓降，通過調(diào)節(jié)電阻R2/R1比值和晶體管Q1、Q2的面積比n，可以調(diào)節(jié)基準(zhǔn)電壓的輸出值和溫度特性，這種結(jié)構(gòu)的電路具有良好的溫度特性和電源電壓抑制比，并且其輸出電壓與工藝的相關(guān)性較小[3-4]。

但是在某些特定工藝中只存在N型MOS或者NPN型晶體管，例如用于射頻功率放大器芯片的GaAs HBT工藝和用于射頻開關(guān)的GaAs pHEMT工藝中均只有N型有源器件和無源元件（包括電阻、電容和電感），由于這些工藝中沒有P型器件，很難用圖1這種傳統(tǒng)的帶隙電壓源結(jié)構(gòu)來產(chǎn)生精確的參考電壓，圖1電路只能應(yīng)該于集成N型器件、P型器件、BE結(jié)二極管（由PNP、NPN或直接的二極管組成）和被動(dòng)元件的工藝中。

圖1 傳統(tǒng)的帶隙基準(zhǔn)電壓產(chǎn)生電路Fig.1 Conventional bandgap benchmark voltage circuitt

2 N型晶體管基準(zhǔn)電壓產(chǎn)生電路

2.1 N型晶體管基準(zhǔn)電壓產(chǎn)生電路的結(jié)構(gòu)和原理

由于在沒有P型有源器件的工藝中很難實(shí)現(xiàn)如圖1所示的帶隙基準(zhǔn)電壓產(chǎn)生電路[5-6]，這些工藝中如果需要基準(zhǔn)電壓，目前的做法都是由外部電路來產(chǎn)生這個(gè)電壓，這不但增加了整個(gè)系統(tǒng)的成本，而且還增加了外圍電路的復(fù)雜性，不利于系統(tǒng)集成和小型化。為了解決這個(gè)問題，圖2提供了一種可以集成于只有N型有源器件和無源元件工藝中的基準(zhǔn)電壓產(chǎn)生電路。

圖2 NPN三極管基準(zhǔn)電壓產(chǎn)生電路Fig.2 NPN transistor benchmark voltage circuit

圖2電路主要通過運(yùn)放反饋的形式來產(chǎn)生基準(zhǔn)電壓，所采用的器件只有兩種，分別為NPN型晶體管和電阻，共包含7個(gè)NPN型器件和6個(gè)電阻。電阻R1、晶體管Q1產(chǎn)生偏置電流；電阻R6、晶體管Q5、晶體管Q6產(chǎn)生偏置電壓VQ；電阻R2、電阻R3、電阻R4產(chǎn)生一個(gè)與電源電壓VCC相關(guān)的分壓；晶體管Q2、晶體管Q3、晶體管Q4、和電阻R5組成一個(gè)運(yùn)算放大器，運(yùn)放的偏置電流由晶體管Q1、晶體管Q2組成的鏡像電流源提供，運(yùn)放的兩輸入端分別接偏置電壓VQ以及電阻R3和電阻R4的分壓點(diǎn)，運(yùn)放比較兩輸入信號(hào)后的輸出結(jié)果來控制晶體管Q7的基極，晶體管Q7為一個(gè)下拉放大管，基極接運(yùn)放的輸出端，集電極接VOUT，即電路的參考電壓輸出端，晶體管Q7的電流會(huì)受到運(yùn)放比較結(jié)果的影響，而晶體管Q7電流的變化會(huì)影響電阻R2上的壓降，通過閉環(huán)環(huán)路控制，可以達(dá)到調(diào)整VOUT的目的。

2.2 N型晶體管基準(zhǔn)電壓產(chǎn)生電路的性能特點(diǎn)

圖2所示的N型晶體管基準(zhǔn)電壓產(chǎn)生電路所產(chǎn)生的基準(zhǔn)電壓具有良好的電源抑制比特性，由于運(yùn)放構(gòu)成的閉環(huán)負(fù)反饋控制作用，基準(zhǔn)電壓受電源電壓變化的影響很小，輸出的基準(zhǔn)電壓與電源電壓變化的關(guān)系仿真結(jié)果如圖3所示。從仿真結(jié)果可以看出：當(dāng)電源電壓變化1 V時(shí)，基準(zhǔn)電壓只變化了0.065 V。說明圖2電路具有高電源抑制特性。

圖3 基準(zhǔn)電壓隨電源電壓變化曲線Fig.3 Benchmark voltage changing curves with power voltage

本電路結(jié)構(gòu)由單一的N型器件構(gòu)成，其輸出電壓VOUT與N型器件結(jié)壓降的溫度特性一致，具有負(fù)溫度系數(shù)，其仿真結(jié)果如圖4所示，圖4為參考電壓隨溫度變化的曲線（電源電壓：3.2～4.2 V，0.1 V間距），從此圖可以看出基準(zhǔn)電壓隨溫度升高而降低，這與所采用的N型器件的溫度特性是一致的。這種特性可以有效地補(bǔ)償N型器件結(jié)壓降變化，明顯改善應(yīng)用電路的溫度特性。

圖4 基準(zhǔn)電壓隨溫度變化曲線Fig.4 Benchmark voltage changing curve with temperature

為了說明這種特性的作用，圖5是對(duì)兩個(gè)串聯(lián)二極管（N型）電壓（圖2中的VQ點(diǎn)）隨溫度變化的仿真曲線（電源電壓：3.2～4.2 V,0.1 V間距），此圖與圖4的溫度曲線變化趨勢(shì)是一致的。

圖6為輸出參考電壓和兩二極管串聯(lián)電壓（圖2中的VQ點(diǎn)）差值隨溫度變化曲線（電源電壓：3.2～4.2 V，0.1 V間距），從圖6可以看出，當(dāng)溫度從-20度變化到80度，發(fā)生100度的變化時(shí)，輸出參考電壓和兩二極管串聯(lián)（N型）電壓（圖2中的VQ點(diǎn)）差值只變化了0.035 V，即使電源電壓從3.2 V變化到4.2 V，其溫度特性基本相同。因此，綜合上述分析與仿真結(jié)果可以說明圖2電路所示單N型晶體管基準(zhǔn)電壓源電路其輸出參考電壓和兩二極管串聯(lián)（N型）電壓（圖2中的VQ點(diǎn)）差值具有良好的溫度特性。

圖5 兩個(gè)串聯(lián)二極管電壓（VQ）隨溫度變化曲線Fig.5 Two series diode voltage（VQ）changing curve with temperature

圖6 Vout與VQ差值隨溫度變化曲線Fig.6 VQ，Vout and poor value changing curve with temperature

2.3 N型晶體管基準(zhǔn)電壓產(chǎn)生電路回路穩(wěn)定性的改善

圖7為另外一種改善型的NPN三極管參考電壓產(chǎn)生電路，這個(gè)電路在圖2所示電路的基礎(chǔ)上增加了一個(gè)補(bǔ)償電容C1，這個(gè)補(bǔ)償電容與晶體管Q7的BC結(jié)并聯(lián)，通過調(diào)節(jié)這個(gè)電容可以改變環(huán)路零極點(diǎn)的分布[7]，改善環(huán)路的相位裕度，達(dá)到提高整個(gè)反饋回路穩(wěn)定性的目的。

圖7 帶有補(bǔ)償功能的NPN三極管基準(zhǔn)電壓產(chǎn)生電路Fig.7 NPN transistors benchmark voltage circuit with compensation function

2.4 NPN工藝的基準(zhǔn)電壓源投片測(cè)試結(jié)果

電路采用中芯國(guó)際（SMIC）0.18 μm工藝進(jìn)行了投片（無補(bǔ)償電容），圖8所示是典型樣片在不同電源電壓條件下的測(cè)試結(jié)果，輸出電壓值約為2.76～2.84 V之間。由該結(jié)果可以看到，輸出的基準(zhǔn)電壓具有穩(wěn)定的電源電壓抑制能力。

圖8 輸出基準(zhǔn)電壓隨電源電壓變化的測(cè)試結(jié)果Fig.8 The test results of output benchmark voltage changed with power voltage

3 結(jié)束語

在分析傳統(tǒng)互補(bǔ)型工藝中帶隙基準(zhǔn)電壓源的優(yōu)勢(shì)及局限性的基礎(chǔ)上，設(shè)計(jì)了一種可以集成于只有N型有源器件和無源元件工藝中的基準(zhǔn)電壓產(chǎn)生電路，并對(duì)電路的電源抑制比特性和隨溫度的變化特性進(jìn)行了仿真分析；從仿真結(jié)果看，此種基準(zhǔn)電壓源產(chǎn)生電路具有良好的電源抑制比特性和輸出的基準(zhǔn)電壓具有與N型晶體管相同的溫度特性，可以達(dá)到補(bǔ)償晶體管工作電流的目的。為只存在N型MOS或者

NPN型晶體管，沒有P型器件，難以用傳統(tǒng)的帶隙電壓源結(jié)構(gòu)來產(chǎn)生精確的參考電壓的特定工藝，提供了一種基準(zhǔn)電壓源電路，測(cè)試結(jié)果表明達(dá)到并高于設(shè)計(jì)指標(biāo)；本文還提出了改善N型晶體管基準(zhǔn)電壓產(chǎn)生電路回路穩(wěn)定性的措施。

[1]Lasanen K，Korkala V，Raisanen-ruosalainen E，et al.Design of a 1-V low power CMOS bandgap reference based on resistive subdivision[C]//Proceedings of 45th IEEE Midwest Symposium on Circuits and Systems.Oklahoma，USA，2002：564-567.

[2]劉軍儒，牛萍娟，高鐵成，等.一種高精度帶隙基準(zhǔn)電壓源設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2010，33（2）:1-3.

LIU Jun-ru，NIU Ping-juan，GAO Tie-cheng，et al.Design of high precision bandgap voltage reference[J].Modern Electronics Technique，2010，33（2）：9-11.

[3]李仲秋.低壓COMS帶隙電壓源[J].半導(dǎo)體技術(shù)，2004，29（4）：61-64.

LI Zhong-qiu.Low-pressure COMS bandgap voltage source[J].Semiconductor Technology，2004，29(4)：61-64.

[4]張彬，馮全源.一種高電源抑制比帶隙基準(zhǔn)源[J].微電子學(xué)，2010，40（1）：59-61.

ZHANG Bin，F(xiàn)ENG Quan-yuan.A high PSRR bandgap reference circuit[J].Microelectronics，2010，40（1）：59-61.

[5]石穎偉，韓良，王科.一種COMS工藝低電壓帶隙基準(zhǔn)源[J].微電子學(xué)與計(jì)算機(jī)，2008（5）：185-189.

SHI Ying-wei，HAN Liang，WANG Ke.A COMS process low voltage bandgap benchmark source[J].Microelectronics and Computer，2008（5）：185-189.

[6]江金光，王耀南.高精度帶隙基準(zhǔn)電壓源的實(shí)現(xiàn)[J].半導(dǎo)體學(xué)報(bào)，2004，25（7）：852-857.

JIANG Jin-guang，WANG Yao-nan.Realization of high precision bandgap reference[J].Chinese Journal of Semiconductors，2004，25（7）：852-855.

[7]畢查德.拉扎維（美）.模擬CMOS集成電路設(shè)計(jì)[M].西安：西安交通大學(xué)出版社，2003.