陳海英

（漳州師范學(xué)院物理與電子信息工程系，漳州363000）

部分響應(yīng)系統(tǒng)利用傳輸碼元間的相關(guān)性，改善數(shù)字脈沖序列的頻譜，從而達(dá)到理論上的最高頻帶利用率2 Baud/Hz，同時部分響應(yīng)波形“尾巴”振蕩幅度小、收斂快，可以降低對定時精度的要求，它在基帶傳輸中得到廣泛應(yīng)用[1]。然而，很多文獻(xiàn)只是給出該系統(tǒng)的結(jié)構(gòu)框圖，并沒有對它的實(shí)現(xiàn)進(jìn)行詳細(xì)分析[2-4]，因此，本文利用D觸發(fā)器、運(yùn)放、比較器和邏輯門設(shè)計了第Ⅰ類部分響應(yīng)系統(tǒng)的編譯碼電路并進(jìn)行仿真驗(yàn)證。

1 第Ⅰ類部分響應(yīng)系統(tǒng)原理

第Ⅰ類部分響應(yīng)系統(tǒng)的系統(tǒng)框圖如圖1所示[1,5,6]，它由三個步驟構(gòu)成。①預(yù)編碼：將絕對碼an轉(zhuǎn)換為相對碼bn，防止出現(xiàn)誤碼傳播現(xiàn)象，即an=bn茌bn-1或bn=an茌bn-1。②相關(guān)編碼：人為地引入碼間串?dāng)_，提高頻帶利用率并使“尾巴”收斂快，即cn=bn+bn-1。由于bn有0、1兩種狀態(tài)，則cn有0、1、2三種狀態(tài)，成為偽三元序列。若bn的0、1狀態(tài)分別用0 V和5 V（令A(yù)=5 V）電平表示，則cn的0、1、2狀態(tài)分別對應(yīng)0 V、5 V（A）、10 V（2 A）。③模2判決：直接將收到的c′n模2處理得到接收信息，即an′=[cn′]mod2。實(shí)際信道中會疊加上相應(yīng)的加性噪聲，接收到的cn′的大小不再與cn一致，它的電平值不再是上述的三個電平，將可能小于0 V，也可能大于10 V，也可能出現(xiàn)0～10 V中的任何一個電平，因此要在抽樣脈沖的控制下進(jìn)行模2判決，其判決準(zhǔn)則為

{cn′＞Vb1或cn′＜Vb2，判為“0”

其中，Vb1、Vb2、為判決門限，且Vb2＜Vb1。

圖1 第Ⅰ類部分響應(yīng)系統(tǒng)的系統(tǒng)框圖Fig.1 The system chartof typeⅠpartial response system

2 第Ⅰ類部分響應(yīng)系統(tǒng)的編譯碼電路及其M ultisim仿真

根據(jù)部分響應(yīng)系統(tǒng)的原理框圖，編碼電路如圖2所示。先將bn用D觸發(fā)器74LS74延時一個碼元時間即得到bn-1（D觸發(fā)器使用+5 V電源供電，時鐘信號就是位同步信號BS），然后將bn-1與an一起送到異或門的兩個輸入端，輸出就是bn，實(shí)現(xiàn)了預(yù)編碼。最后將bn與bn-1送到運(yùn)算放大器UA741的同相輸入端，實(shí)現(xiàn)相關(guān)編碼cn=bn-+bn-1。此時cn有3種電平值：0 V、5 V、10 V。為了留有一定的電平范圍，UA741的正電源接+15 V，負(fù)電源接-5 V。

圖2 第Ⅰ類部分響應(yīng)系統(tǒng)的編碼電路Fig.2 The coding circuitof typeⅠpartial response system

部分響應(yīng)系統(tǒng)的譯碼電路如圖3所示。這里先用窗口比較器對cn′進(jìn)行模2處理[7]，然后用D觸發(fā)器74LS74進(jìn)行抽樣判決得到接收信息an′。窗口比較器由電壓比較器和與門構(gòu)成，涉及到模擬電路和數(shù)字電路的互接問題，故電壓比較器選用集電極開路的LM119，電源供電與UA741一致。由于集電極開路，電壓比較器的輸出端需接上拉電阻R5、R6以及+5 V電源，這樣與門的輸出電壓Un就和數(shù)字電路匹配，因此，窗口比較器的電壓傳輸特性如圖4所示（UOH≈5 V），實(shí)現(xiàn)了cn′的模2處理。

圖3 第Ⅰ類部分響應(yīng)系統(tǒng)的譯碼電路Fig.3 The decoding circuit of typeⅠpartial response system

圖4 窗口比較器的電壓傳輸特性Fig.4 The voltage-transfer characteristic ofwindow comparator

假設(shè)信道中不存在噪聲，將上述設(shè)計的電路在Multisim[8-11]中進(jìn)行仿真，用四通道示波器Tektronix Oscilloscope觀察各個點(diǎn)的波形如圖5所示。輸入信號an是碼速率為5kBaud的偽隨機(jī)二進(jìn)制序列。由圖5可見，該編譯碼電路能正常進(jìn)行編碼和譯碼，只是恢復(fù)的an′比an延時了一個碼元寬度。

圖5 第Ⅰ類部分響應(yīng)系統(tǒng)的仿真結(jié)果Fig.5 The simulation results of typeⅠpartial response system

3 結(jié)論

由D觸發(fā)器、集成運(yùn)放、電壓比較器和邏輯門即可構(gòu)成第Ⅰ類部分響應(yīng)系統(tǒng)的編譯碼電路。該電路簡單、容易實(shí)現(xiàn)，對部分響應(yīng)系統(tǒng)的研究具有一定的價值。

［1］王興亮.通信系統(tǒng)原理教程［M］.西安：西安電子科技大學(xué)出版社,2007.

［2］彭嫦飛,葉哲江,邵玉斌.基于逐符號檢測的部分響應(yīng)系統(tǒng)分析［J］.云南民族大學(xué)學(xué)報（自然科學(xué)版）,2006,15（3）：256-258.

［3］鄧翔宇.一種可實(shí)現(xiàn)數(shù)字基帶部分響應(yīng)系統(tǒng)的研究［J］.信息技術(shù),2005（6）：72-74.

［4］周劍玲,張艷青,王祥仲.第Ⅳ類部分響應(yīng)基帶傳輸系統(tǒng)的研究［J］.華北礦業(yè)高等?？茖W(xué)校學(xué)報,2000,2（3）：19-22.

［5］GERST I,DIAMOND J.The Elimination of Intersymbol Interference by Input Pulse Shaping［J］.Pro.IRE,1961, 53：78-82.

［6］樊昌信,張甫翊,徐炳祥,等.通信原理［M］.5版.北京：國防工業(yè)出版社,2005.

［7］童詩白,華成英.模擬電子技術(shù)基礎(chǔ)［M］.4版.北京：高等教育出版社,2009.

［8］王春圃,劉剛.基于Multisim X的計算機(jī)輔助電子電路設(shè)計［J］.成都信息工程學(xué)院學(xué)報,2009,24（2）：133-137.

［9］古良玲,楊奕.電路電子基礎(chǔ)實(shí)驗(yàn)中Multisim 10.0的應(yīng)用技巧［J］.實(shí)驗(yàn)科學(xué)與技術(shù),2010,8（1）：45-47.

［10］從宏壽,程衛(wèi)群,李紹銘.Multisim 8仿真與應(yīng)用實(shí)例開發(fā)［M］.北京：清華大學(xué)出版社,2007.

［11］汪志強(qiáng),張冬梅.基于Multisim 7的模擬電子線路仿真分析［J］.黑龍江八一農(nóng)墾大學(xué)學(xué)報,2010,22（4）：34-37.