陳家文,丁國(guó)良,常小龍,劉承智

抗電磁旁路攻擊防護(hù)單元的性能分析

陳家文,丁國(guó)良,常小龍,劉承智

(軍械工程學(xué)院計(jì)算機(jī)工程系,河北石家莊 050003)

基于半定制集成電路設(shè)計(jì)流程實(shí)現(xiàn)的抗電磁旁路攻擊防護(hù)電路中,防護(hù)單元的性能決定了防護(hù)電路的性能。本文給出了評(píng)價(jià)防護(hù)單元所需的四個(gè)性能指標(biāo),同時(shí)結(jié)合集成電路設(shè)計(jì)工具給出了評(píng)估防護(hù)單元性能的實(shí)現(xiàn)流程。

集成電路;防護(hù)單元;性能指標(biāo)

利用半定制集成電路設(shè)計(jì)流程實(shí)現(xiàn)具有抵抗旁路攻擊能力的芯片已經(jīng)成為防護(hù)電路設(shè)計(jì)的重要手段[1-2]。在半定制集成電路設(shè)計(jì)流程中,邏輯單元的性能和電路結(jié)構(gòu)決定整個(gè)模塊電路或芯片的性能。一旦完成了電路的結(jié)構(gòu)設(shè)計(jì)以后,邏輯單元的性能是影響電路性能的主要因素。因此,需要在防護(hù)單元設(shè)計(jì)之初對(duì)其性能進(jìn)行評(píng)估,以達(dá)到防護(hù)能力的要求。

評(píng)價(jià)集成電路邏輯單元性能指標(biāo)通常包括:傳播時(shí)延、版圖面積和單元功耗等,評(píng)價(jià)防護(hù)單元的性能時(shí),除了使用上述三種性能指標(biāo)外還應(yīng)包含邏輯單元的電磁信息泄漏程度的評(píng)估。

1 性能指標(biāo)選擇

(1)傳播時(shí)延Tp

單元電路的傳播時(shí)延反映了單元對(duì)輸入信號(hào)變化的響應(yīng)速度。它表示信號(hào)通過(guò)一個(gè)單元電路時(shí)所經(jīng)歷的時(shí)間,表示輸入及對(duì)應(yīng)的輸出變換其峰值50%時(shí)的時(shí)間差。以緩沖器為例,由于對(duì)輸入信號(hào)的上升和下降響應(yīng)時(shí)間不同,可以引入兩個(gè)子傳播時(shí)延Tplh和Tphl。分別對(duì)應(yīng)于輸入信號(hào)由高到底和由低到高變化時(shí)門單元的傳播時(shí)延,如圖1所示,那么傳播時(shí)延Tp就可以用這兩個(gè)子時(shí)延的平均值來(lái)表示:

(2)版圖面積S

單元的版圖面積反映了模塊電路或芯片的集成度,一般單元面積越小,電路集成度越高,得到的集成電路的面積越小。在密碼芯片、智能卡等移動(dòng)載體中,都希望芯片面積盡量小。因此,在設(shè)計(jì)防護(hù)單元時(shí)面積也是要考慮的一個(gè)十分重要的因素。

圖1 時(shí)延的基本定義

(3)單元功耗P

功耗是電路設(shè)計(jì)的重要特性,決定了電路消耗多少能量以及電路消耗多少熱量。這一因素將會(huì)影響到設(shè)計(jì)應(yīng)該怎樣選擇電源容量、電池壽命、電源線尺寸、封裝和冷卻方法等。因此,設(shè)計(jì)防護(hù)電路時(shí)功耗性能參數(shù)是必須考慮的因素。

(4)電磁泄漏系數(shù)ELC

研究表明集成電路工藝達(dá)到0.18nm以后,基本單元電路的性能主要受輸出負(fù)載電容的影響[3]。因此,可以利用輸出負(fù)載線產(chǎn)生的電磁輻射分析防護(hù)單元的電磁泄漏程度。

首先,利用電偶極子模型可以計(jì)算得到輸出負(fù)載線產(chǎn)生的近場(chǎng)磁場(chǎng)強(qiáng)度:

其中,→I是通過(guò)導(dǎo)線的電流,l輸出導(dǎo)線長(zhǎng)度, r是觀測(cè)點(diǎn)距單元的距離,θ是觀測(cè)點(diǎn)和輸出導(dǎo)線的連線和單元電路所在平面的夾角。

雙軌電路中輸出導(dǎo)線有偶數(shù)條,其產(chǎn)生的磁場(chǎng)通過(guò)所有輸出導(dǎo)線產(chǎn)生磁場(chǎng)疊加得到。以兩條輸出線為例,雙軌電路的磁場(chǎng)強(qiáng)度為:

得到防護(hù)單元的磁場(chǎng)以后,利用電磁泄漏系數(shù)定義式分析防護(hù)單元的電磁信息泄漏情況,電磁泄漏系數(shù)ELC(Electromagnetic Leakage Coefficient):

電磁泄漏系數(shù)表示防護(hù)單元的輸入信號(hào)不同時(shí)產(chǎn)生的電磁輻射差值的大小,反映了防護(hù)單元產(chǎn)生電磁信息泄漏程度,ELC值越大不同輸入狀態(tài)下電路產(chǎn)生電磁輻射的差值越大,電磁信息泄漏也越強(qiáng)。

2 電路性能仿真分析流程

圖2給出了分析門電路性能參數(shù)仿真分析流程。主要步驟如下:

(1)版圖面積測(cè)量,在完成版圖設(shè)計(jì)以后通過(guò)游標(biāo)即可測(cè)量出單元面積。

(2)傳播時(shí)延是邏輯電路性能的一個(gè)重要的參數(shù),Spectre仿真可得到所有輸入輸出信號(hào)的瞬態(tài)變化曲線,根據(jù)這些曲線可以測(cè)量得到每一個(gè)輸出信號(hào)對(duì)各個(gè)輸入信號(hào)變化的響應(yīng)時(shí)間,即時(shí)延Tp。

(3)功耗仿真,功耗是一個(gè)十分值得測(cè)量的量。電源的瞬時(shí)功耗P(t)正比于電源電流idd(t)和電源電壓V dd,即有下列關(guān)系式P(t)= idd(t)V dd。在一段時(shí)間t內(nèi)消耗的功耗就是對(duì)瞬時(shí)功耗的積分:

首先測(cè)量電源電流隨時(shí)間變化的曲線,對(duì)該曲線積分并乘以電源電壓。比較不同邏輯電路之間的功耗大小時(shí),需要在不同的邏輯電路上,在同樣長(zhǎng)的測(cè)量時(shí)間內(nèi),運(yùn)行相同的運(yùn)算。

(4)磁場(chǎng)仿真,磁場(chǎng)仿真與功耗仿真最大的區(qū)別是,前者需要得到門單元所有輸出線上的電流,而不是電源電流。仿真得到輸出線電流以后,通過(guò)公式轉(zhuǎn)化為磁場(chǎng)并疊加,得到單元電路工作時(shí)產(chǎn)生的磁場(chǎng)輻射。

圖2 門電路性能仿真分析流程

3 仿真實(shí)驗(yàn)建立

實(shí)驗(yàn)采用TSMC0.18μm 1.8/3.3V 196M混合信號(hào)BSIM 4.5 PDK實(shí)現(xiàn)了DDCVSL(Dynamic Differential Cascade Sw itch Logic)、SABL (Sense Amp lifier Based Logic)兩種邏輯與非門,其中DDCVSL和SBAL是Tris提出的兩種動(dòng)態(tài)雙軌防護(hù)邏輯[4-5]。如圖3是SABL與非門的物理版圖。

由于門電路的輸出負(fù)載在實(shí)際電路中很難保證完全相等,因此測(cè)試電路中兩個(gè)輸出線上的負(fù)載電容分別取10f和12f,這樣保證實(shí)驗(yàn)結(jié)果更加貼近實(shí)際情況,如圖4所示。

圖3 SABL與非門版圖

圖4 SABL與非門測(cè)試原理圖

4 實(shí)驗(yàn)結(jié)果及分析

實(shí)驗(yàn)仿真得到SABL和DDCVSL邏輯與非門的性能參數(shù),如表1所示。

注意在計(jì)算防護(hù)單元的ELC值時(shí),為了計(jì)算方便,取輸出端導(dǎo)線長(zhǎng)度dl=1μm,距離觀測(cè)點(diǎn)距離r=0.5cm,θ≈π/2,代入公式(2)可得,在觀測(cè)點(diǎn)疊加后的磁場(chǎng)(A/m)。

表1 TSMC0.18工藝下兩種與非門性能參數(shù)的比較

在電路時(shí)延方面,DDCVSL具有較小的時(shí)延效應(yīng),這主要是因?yàn)镈DCVSL的下拉網(wǎng)絡(luò)節(jié)點(diǎn)的導(dǎo)通回路上晶體管數(shù)量較少,從而導(dǎo)通回路上的電阻和寄生電容也較少,電容充放電時(shí)間短,電路時(shí)延較小。

在功耗方面,SABL與非門消耗的功耗明顯高與DDCVSL與非門。SABL單元下拉網(wǎng)絡(luò)在預(yù)充階段會(huì)對(duì)所有的寄生電容充電,而求值階段所有的寄生電容均會(huì)放電,因此消耗電源功耗較大。

從版圖面積的角度看,DDCVSL與非門的面積小于 SABL與非門的面積。構(gòu)建一個(gè)DDCVSL與非門至少需要11個(gè)MOS管,而構(gòu)建一個(gè)SABL與非門則至少需要16個(gè)MOS管。

在電磁信息泄漏方面,SBAL與非門的電磁信息泄漏程度低于DDCVSL與非門,其防護(hù)性能較好。在求值階段二者電磁泄漏系數(shù)相近,但在預(yù)充階段SABL的電磁泄漏系數(shù)較小。由于與DDCVSL兩個(gè)互補(bǔ)輸出線相連的下拉網(wǎng)絡(luò)具有不同的寄生電容和電阻,造成兩個(gè)下拉網(wǎng)絡(luò)結(jié)構(gòu)不對(duì)稱,因此,不同輸入狀態(tài)下兩個(gè)互補(bǔ)輸出線上形成的電流差別較大,進(jìn)而導(dǎo)致了電路的電磁信息泄漏較強(qiáng)。

綜上,與DDCVSL防護(hù)邏輯相比,SABL具有相對(duì)較小的電磁泄漏系數(shù),防護(hù)性能較好。而SABL防護(hù)邏輯會(huì)導(dǎo)致更大的功耗、面積、時(shí)延。因此,在進(jìn)行防護(hù)電路設(shè)計(jì)時(shí)必須綜合考慮電路的防護(hù)能力和功耗、面積、時(shí)延等其它性能指標(biāo)。

5 結(jié)論

文章給出了功耗、面積、時(shí)延和電磁泄漏系數(shù)(ELC)四個(gè)評(píng)價(jià)防護(hù)單元的性能指標(biāo),同時(shí)還給出了對(duì)防護(hù)單元性能進(jìn)行評(píng)估的實(shí)現(xiàn)流程。實(shí)驗(yàn)結(jié)果表明,基于上述性能指標(biāo)和評(píng)估流程,設(shè)計(jì)者能夠較為準(zhǔn)確地分析各種基本單元的性能,為設(shè)計(jì)防護(hù)邏輯和防護(hù)單元提供了有效的評(píng)估方法。

[1] HU IYUN L,MOORE S,MARKETTOS A T.A simulation methodology for electromagnetic analysis and testing on synchronous and asynchronous p rocessors[J].Croptology ePrint A rchive,2004,1-10.

[2] 童元滿,王志英,戴葵,陸洪毅.不同設(shè)計(jì)層次下密碼運(yùn)算部件抗功耗攻擊能力量化評(píng)估技術(shù)[J].計(jì)算機(jī)研究與發(fā)展. 2009,46(28):940-947.

[3] 石偉,戴葵,童元滿,龔銳,王志英.防DPA攻擊的兩種不同邏輯比較研究[J].計(jì)算機(jī)工程與科學(xué).2007.129(15):19 -22.

[4] TIRI K,A KMAL M,VERBAUWHEDE I.A dynamic and differential CMOS logic w ith signal independent power consump tion to withstand differential power analysis on smart cards[C].in Proc.Eur.Solid-State Circuits Conf.(ESSCIRC),Florence,Italy,2002,pp.403-406.

[5] TIRI K,VERBAUWHEDE I.A dynamic and differential CMOS logic style to resist power and timing attacks on security IC’s[C].IACR Cryptology ePrint A rchive,Santa Barbara,CA,Rep.2004/066,Feb.2004.

Performance analysis of defending logic cell against electromagnetic side channel attack

CHEN Jia-w en,DING Guo-liang,CHANG Xiao-long,LIU Cheng-zhi

(Department of Com puter Enginecring,Ordnance Engineering College,Shijiazhuang Hebei050003,China)

The performance of defending cell determined the perfo rmance of defending circuits imp lemented by the semi-customed design flow,w hich was used for fighting against electromagnetic side channel attack.Four perfo rmance indexes w ere given to evaluate defending cell,meanw hile,an evaluation flow was p roposed according to IC design tools.

Integrate Circuit(IC);Defending Cell(DC);Perfo rmance Index(PI)

TP273

:A

1001-9383(2010)04-0026-04

2010-08-15

陳家文(1961-),男,河北景縣人,副教授,主要從事裝備保障指揮自動(dòng)化技術(shù)研究.