何山

（中國測試技術(shù)研究院 電子研究所，四川 成都 610021）

隨著數(shù)字電路的飛速發(fā)展，智能化檢測、測量、自動控制等模數(shù)混合系統(tǒng)的應(yīng)用越來越廣泛，速度也越來越快，對信號檢測的精度要求也越來越高，但是隨著數(shù)字信號頻率的升高、數(shù)字邊緣速率的增加，噪聲問題卻日趨嚴(yán)重，最新的8位模數(shù)轉(zhuǎn)換器的采樣率已超過3 GHz，11～14位模數(shù)轉(zhuǎn)換器的采樣速度已超過100 MHz，在采樣率和信號頻率如此之高的情況下，噪聲成為一個必須關(guān)注的問題。如何盡可能降低混合信號電路的噪聲，是大多數(shù)電路設(shè)計和布線工程師長期以來面臨的一個難題[1]。

1 典型系統(tǒng)和影響系統(tǒng)噪聲的主要因素

典型的模數(shù)混合采集系統(tǒng)如圖1所示。可以設(shè)想，整個系統(tǒng)的噪聲可以看作是信號通路上每個電路元素所貢獻(xiàn)的噪聲項的總和，因此總噪聲的均方根值可由式(1)得 出[2]：

其中，Nm代表某個特定電路元素的噪聲項，這些噪聲項主要包括供電電源的噪聲、模數(shù)轉(zhuǎn)換器(ADC)本身的噪聲、ADC輸入電路的噪聲、ADC輸出電路的噪聲、基準(zhǔn)電壓源的噪聲、時鐘電路的噪聲和板級噪聲。模數(shù)混合采集系統(tǒng)的噪聲抑制就要從這幾方面入手，對引起噪聲干擾的幾項逐個分析，將總的噪聲抑制到最小。

圖1 典型的模數(shù)混合采集系統(tǒng)

2 設(shè)計實例及具體降噪措施

在具體設(shè)計實例中,采用14位、10 MS/s采樣率的模數(shù)轉(zhuǎn)換器AD9240進(jìn)行4路的模擬信號采集，電路主要由模/數(shù)轉(zhuǎn)換器、模擬信號輸入電路、量化數(shù)字信號輸出電路、數(shù)據(jù)顯示和存儲電路、外部接口電路等部分組成，如圖2所示。

下面逐項來討論如何通過抑制各個部分的噪聲來減小系統(tǒng)噪聲。

圖2 4路數(shù)據(jù)采集系統(tǒng)框圖

2.1 ADC本身的噪聲

采用14位分辨率的模擬-數(shù)字轉(zhuǎn)換器(ADC)未必意味著系統(tǒng)將具有14位的精度，很多時候，數(shù)據(jù)采集系統(tǒng)所表現(xiàn)出的性能往往遠(yuǎn)低于期望值，因此首先要根據(jù)芯片規(guī)格書選擇合適的ADC。ADC的主要指標(biāo)包括采集位數(shù)、積分非線性誤差(INL)、微分非線性誤差(DNL)、信噪比(SNR)、信噪失真比(SINAD)。INL和DNL是直流指標(biāo)，跟噪聲有關(guān)的關(guān)鍵指標(biāo)是SNR和SINAD，SINAD定義為ADC滿量程單頻理想正弦波輸入信號的有效值與ADC輸出信號的奈奎斯特帶寬內(nèi)的全部其他頻率分量(包括諧波分量，但不包括直流分量)的總有效值之比[3]。SNR類似于SINAD，只是它不包含諧波成分，因此，SNR總是好于SINAD。對于一個理想的ADC，

其中N是轉(zhuǎn)換器的位數(shù),對于理想的14位轉(zhuǎn)換器,SINAD為86 dB。這個方程可重寫為N的表達(dá)式，新的表達(dá)式揭示了能夠獲得的信息的位數(shù)與噪聲的函數(shù)關(guān)系：

這個方程就是等效位數(shù)的定義，即ENOB。如果一個14位ADC在感興趣的頻率SINAD的最小值為74 dB,那么可獲得的ENOB值為12，也就是說，由于轉(zhuǎn)換器的噪聲和失真，丟失了2位信息。

2.2 電源系統(tǒng)噪聲抑制

穩(wěn)定的電源是整個系統(tǒng)的基礎(chǔ)，電源的紋波會直接帶來采集的誤差，現(xiàn)在一般都使用開關(guān)電源和DC/DC來供電，其紋波主要由開關(guān)紋波和高頻噪聲組成，如圖3所示。

電源噪聲的頻譜大致為 10 kHz～30 MHz,最高可達(dá)150 MHz。特別是瞬態(tài)噪聲干擾，其上升速度快、持續(xù)時間短、電壓振幅度高、隨機(jī)性強(qiáng)，對電路易產(chǎn)生嚴(yán)重干擾。具體可采取的措施有：

(1)加大電感和輸出電容濾波，電感內(nèi)電流波動大小和電感值成反比，輸出紋波和輸出電容值成反比，所以加大電感值和輸出電容值可以減小紋波。但這種做法對減小紋波的作用是有限的，因為受體積限制，電感不會做得很大，輸出電容增加到一定程度，對減小紋波就沒有明顯的效果了。

(2)接低壓差線性穩(wěn)壓器(LDO)濾波，這是減少紋波和噪聲最有效的方法，輸出電壓恒定，不需要改變原有的反饋系統(tǒng)，但也是成本最高、功耗最高的辦法。對比圖4的曲線和波形,可以看出對幾百kHz的紋波，LDO的抑制效果非常好，但在高頻范圍內(nèi)就不是十分理想了。

對于高頻噪聲，可以采取的措施有：

(1)在二極管上并電容C或RC。

(2)二極管后接電感，這也是常用的抑制高頻噪聲的方法，針對產(chǎn)生噪聲的頻率，選擇合適的電感元件，同樣能夠有效地抑制噪聲。

2.3 ADC輸入電路

AD9240的模擬信號輸入有單端輸入和差分輸入兩種，本設(shè)計中采用將單路信號耦合為差分輸入，因為差分輸入可以對共模噪聲有很好的抑制作用。ADC輸入電路多采用運放直流耦合或變壓器交流耦合方式，為輸入信號提供增益、偏置和緩沖。一般來說，變壓器耦合在噪聲性能上要優(yōu)于采用運放直流耦合，尤其是在信號頻率比較高時更為明顯。如果采用運放直流耦合，為了獲得低的失真(THD)，記得驅(qū)動ADC的運放增益帶寬積要求大于100倍采樣速率,另外,在ADC輸入前加 1個RC濾波器可以濾除噪聲，抗混疊，并為ADC的轉(zhuǎn)換產(chǎn)生的瞬態(tài)能量提供緩沖。加RC濾波并不會像很多人想的那樣影響ADC的性能，相反，如果時間常數(shù)選擇得當(dāng)，還會提高它的性能和穩(wěn)定性。ADC一般有采樣電路，外部的電容可以在每次采樣的時候提供快速的充放電，提高它的精度。一般ADC外部都會有運放來驅(qū)動，所以電容不會影響保持時間,如圖5所示。

圖5 ADC輸入端的RC濾波

2.4 ADC輸出電路

ADC的輸出驅(qū)動器根據(jù)輸出的電容改變動態(tài)電源電流大小。因此，如果不對輸出驅(qū)動器電源進(jìn)行去耦，輸出驅(qū)動器電源上引起的噪聲可能會干擾其他模擬電路，這就需要對ADC的輸出驅(qū)動器電源進(jìn)行充分的去耦處理。另外，ADC數(shù)據(jù)輸出線上的噪聲會通過這些寄生電容耦合到模擬輸入端，導(dǎo)致ADC的SNR和有效位數(shù)ENOB下降。若要降低噪聲，當(dāng)務(wù)之急就是把輸出總線電容最小化，以便以較小的電流對該電容進(jìn)行充電，即降低ADC輸出端的負(fù)載電容和輸出電流。具體的做法是在ADC數(shù)據(jù)輸出端接一個鎖存器,可避免將其直接連在數(shù)據(jù)總線上，有效限制了其輸出端的負(fù)載電容。另外，在ADC每一個數(shù)據(jù)輸出端都串聯(lián)一個電阻，可限制其輸出電流。本設(shè)計采用74LVTH162374作為AD9240的輸出數(shù)據(jù)鎖存器，同時，每一個數(shù)據(jù)輸出端都串聯(lián)一個220 Ω的電阻。

2.5 電壓基準(zhǔn)

引起數(shù)據(jù)轉(zhuǎn)換系統(tǒng)噪聲的另一個因素是電壓基準(zhǔn)的問題。采用內(nèi)部或外部基準(zhǔn)的ADC的一個最大潛在噪聲源是參考電壓，很多情況下，內(nèi)置于芯片內(nèi)部的基準(zhǔn)通常都沒有足夠嚴(yán)格的規(guī)格，盡管轉(zhuǎn)換器可以有較高的分辨率，但是，大多數(shù)模數(shù)轉(zhuǎn)換器都只具有適用于小于13位分辨率應(yīng)用的內(nèi)部基準(zhǔn)。精密外部電壓基準(zhǔn)與片上帶隙電壓基準(zhǔn)相比，具有較低的溫度系數(shù)、熱遲滯和長期漂移。所以在需要高精度(14位或16位ADC)的應(yīng)用中，通常需要一個外部精密電壓基準(zhǔn)[4-5]。在本電路設(shè)計中，采用了AD780來作為外部電壓基準(zhǔn)。

2.6 時鐘電路

時鐘的質(zhì)量直接影響到ADC的孔徑抖動,孔徑抖動（或稱孔徑誤差）是指相鄰兩次采樣的孔徑時間的偏差，而孔徑時間又稱孔徑延遲時間，是指在保持命令發(fā)出之后到ADC采樣保持放大器完全打開采樣開關(guān)所需的時間，即ADC采樣發(fā)出命令到采樣實際開始的時間?？讖蕉秳釉斐闪诵盘柕姆蔷鶆虿蓸?，引起了誤差。設(shè)ADC滿量程電壓為±1 V，輸入信號為：

孔徑抖動的方差值為tjitter，由此引入的信噪比為：

孔徑抖動與SNR的關(guān)系如圖6所示。

由圖6可以看到，輸入信號頻率每增加10倍，由于孔徑抖動引起的信噪比就惡化20dB，因此，為降低ADC的孔徑抖動對SNR的影響，必須降低采樣時鐘的抖動，應(yīng)使用低相位噪聲的石英晶體振蕩器作為采樣時鐘發(fā)生器。如果采樣時鐘不需可調(diào)，則可直接用晶體振蕩器，并采用低抖動的時鐘驅(qū)動。具體時鐘電路如圖7所示。

圖7 時鐘電路

2.7 電路板的布局布線

混合信號電路PCB的設(shè)計很復(fù)雜，元器件的布局、布線以及電源和地線的處理將直接影響到電路的噪聲性能和電磁兼容性能。在實際應(yīng)用中主要采取了如下幾個措施[6]。

(1)將模擬電路和數(shù)字電路分開布局，ADC跨分區(qū)放置；

(2)避免在ADC芯片下走數(shù)字線，以免將噪聲耦合到芯片上；

(3)所有旁路電容應(yīng)盡可能靠近器件安裝，并與器件位于電路板的同側(cè)；

(4)采用電源平面、地平面；

(5)模擬電源和數(shù)字電源相互隔離；

(6)模擬地和數(shù)字地相互獨立，并在數(shù)字回地電流小的地方進(jìn)行單點共地連接；

(7)如果數(shù)字電路的噪聲和電流比較大，應(yīng)該將ADC的數(shù)字地也就近接到模擬地上；

(8)為減小信號線上的分布電阻、電容和電感，應(yīng)盡量縮短導(dǎo)線長度并增大導(dǎo)線之間的距離；

(9)模擬輸入應(yīng)是均衡的。也就是說，從驅(qū)動源(放大器和濾波器等)到差分輸入端的走線應(yīng)該等長，元件布局應(yīng)相互對稱，這樣，所有的寄生參數(shù)才會均衡。走線長度應(yīng)盡可能短，以降低電感、減小干擾;

(10)時鐘輸入與模擬輸入和基準(zhǔn)一樣敏感。應(yīng)像對待模擬信號那樣對時待時鐘信號。避免將時鐘線靠近任何數(shù)字輸出信號線。如果板上有多個ADC，則需隔離時鐘線對，以盡量降低噪聲并減小來自其他ADC的干擾。時鐘信號線不應(yīng)與數(shù)字輸出信號線布在同一層。如果布在同一層，應(yīng)盡量使這兩類信號線之間保持較大間距，并在這兩類信號線之間布隔離的GND(地線)，以降低可能產(chǎn)生的任何耦合。

隨著數(shù)字信號頻率的升高、數(shù)字邊緣速率的增加，噪聲問題也日趨嚴(yán)重，如何盡可能降低模數(shù)混合采集電路的噪聲，是大多數(shù)電路設(shè)計和布線工程師長期以來面臨的一個難題。本文從典型的模數(shù)混合采集系統(tǒng)和影響系統(tǒng)噪聲的各種因素入手，詳細(xì)分析了引起模數(shù)混合采集系統(tǒng)噪聲干擾的主要因素，針對每個環(huán)節(jié)提出了切實可行的抑制噪聲的具體方法和措施，有效地抑制了模數(shù)混合系統(tǒng)的噪聲，提升了系統(tǒng)的性能。

[1]GRAY N.優(yōu)化混合信號電路的抗噪性能[J].半導(dǎo)體技術(shù),2006(10)：82-85.

[2]Maxim.ADC中的ABC：理解ADC誤差對系統(tǒng)性能的影響.Maxim Application Note 1600,2002,2.

[3]楊小牛,樓才義,徐建良.軟件無線電原理與應(yīng)用[M].北京：電子工業(yè)出版社,2001.

[4]Maxim.多ADC系統(tǒng)的基準(zhǔn)電壓設(shè)計.Maxim Application Note 1735,2002,6.

[5]Maxim.Selecting the optimum voltage reference.Maxim Application Note 2879,2003,11.

[6]Maxim.Schematic and layout guidelines for high-speed data converters.Maxim Application Note 3491,2005,3.