李宇雷

（中國(guó)航空工業(yè)第六一三研究所數(shù)控維修中心，河南 洛陽 471009）

隨著視頻技術(shù)以及大規(guī)模集成電路的飛速發(fā)展，視頻監(jiān)控系統(tǒng)的應(yīng)用越來越廣泛。作為數(shù)字圖像信號(hào)處理過程中不可缺少的重要部分，圖像采集系統(tǒng)將前端相機(jī)所捕獲的模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，或者直接從數(shù)字相機(jī)中獲取數(shù)字信號(hào)，然后通過高速總線傳回計(jì)算機(jī)，憑借強(qiáng)大的操作能力，可以方便決捷地對(duì)信號(hào)進(jìn)行分析處理。另一方面視頻采集技術(shù)也日趨成熟，可用于視頻采集卡設(shè)計(jì)的集成芯片種類繁多，其中基于PCI總線的視頻采集卡以其高的數(shù)據(jù)傳輸率，即插即用，低功耗等眾多優(yōu)點(diǎn)，得到廣泛的應(yīng)用。

1 圖像采集卡總體設(shè)計(jì)

設(shè)計(jì)圖像采集卡，在芯片和結(jié)構(gòu)上有很多種選擇，一般根據(jù)設(shè)計(jì)的需要進(jìn)行選擇。

1.1 系統(tǒng)方案

通過各種方案的比較，系統(tǒng)采用視頻解碼芯片進(jìn)行視頻信號(hào)的解碼和同步信號(hào)的提取，先利用專業(yè)數(shù)字圖像量化器SAA7110 將模擬視頻信號(hào)轉(zhuǎn)化為數(shù)字視頻信號(hào)，通過一塊ZR36120 和一塊SAA7110 芯片就可初步完成視頻采集卡的設(shè)計(jì)，不需要外圍芯片，設(shè)計(jì)成本較低。至于邏輯控制與數(shù)據(jù)傳輸，采用的方案是：基于FPGA 和PCI 總線的采集方案，在我們的實(shí)際工作中，為了使設(shè)計(jì)在圖像壓縮和圖像多路采集的硬件實(shí)現(xiàn)上有擴(kuò)展性，PCI 接口芯片選擇PLX 公司生產(chǎn)的PC19052，在PC19052 和SAA7111之間用FIFO 存儲(chǔ)芯片IDT7206 作為數(shù)據(jù)緩沖器。PCI9052 沒有提供這種串行總線的接口，所以可以借助FPGA 來虛擬I2C 串行總線的信號(hào)初始化SAA7111，還能實(shí)現(xiàn)數(shù)據(jù)的實(shí)時(shí)傳送。

1.2 工作原理

本系統(tǒng)的核心控制部分由一片F(xiàn)PGA 芯片實(shí)現(xiàn)，分成三個(gè)模塊：圖像數(shù)據(jù)采集控制(I2C 總線)、FIFO 讀寫控制器、與PCI 接口芯片通信。設(shè)計(jì)的圖像采集卡系統(tǒng)原理如圖1所示：

圖1 系統(tǒng)原理圖

整個(gè)系統(tǒng)中，F(xiàn)PGA 是中心控制器件，它協(xié)調(diào)各個(gè)部分的時(shí)序和工作。系統(tǒng)上電后，它負(fù)責(zé)圖像采集模塊的初始化，數(shù)據(jù)緩沖模塊的數(shù)據(jù)寫入，PCI 接口的狀態(tài)轉(zhuǎn)換和數(shù)據(jù)傳輸。下面介紹系統(tǒng)的工作流程，其示意圖如圖2所示：

圖2 系統(tǒng)工作示意圖

其工作過程如下：系統(tǒng)上電，PCI9052 的LEREST#管腳置低，同時(shí)也復(fù)位視頻解碼器和FIFO，控制器初始化視頻解碼器；視頻信號(hào)經(jīng)過視頻解碼器后形成YUV 格式的量化的數(shù)字信號(hào)，其高8位為亮度信號(hào)，并產(chǎn)生行、場(chǎng)同步信號(hào)；控制器同時(shí)接到PCI9052 的RD#命令，根據(jù)來自視頻解碼器的同步信號(hào)，并產(chǎn)生FIFO 的寫信號(hào)，將有效的亮度信號(hào)存入FIFO；PCI 總線開始讀取數(shù)據(jù)，并把數(shù)據(jù)送往PC機(jī)。

2 硬件設(shè)計(jì)與驅(qū)動(dòng)開發(fā)

系統(tǒng)要實(shí)現(xiàn)一定的功能，必須要在一個(gè)對(duì)應(yīng)的平臺(tái)上進(jìn)行軟件開發(fā)，這里主要針對(duì)圖像采集系統(tǒng)中的典型模塊進(jìn)行詳述。

2.1 數(shù)據(jù)采集

在初始化過程中，我們?cè)O(shè)置SAA7111為：一路模擬視頻信號(hào)輸入(AI12)，625行50HzPAL制式，YUV422 16位數(shù)字視頻信號(hào)輸出制式。由于只采用黑白灰度圖像，所以只取16位數(shù)字視頻信號(hào)輸出的前8位給FIFO。為了控制圖像有序的進(jìn)行采集，需要充分利用視頻信號(hào)中的同步信號(hào)，用其來做數(shù)據(jù)存儲(chǔ)的控制信號(hào)。模擬視頻信號(hào)每掃描一行或?qū)σ粠M(jìn)行掃描完一次后，都會(huì)產(chǎn)生延遲，這時(shí)是沒有有效數(shù)據(jù)輸出的，只有在行參考信號(hào)HREF、場(chǎng)參考信號(hào)VREF同時(shí)有效時(shí)，VP0～VP8才有效。由于輸出數(shù)據(jù)的格式設(shè)置為YUV422的，所以輸出數(shù)據(jù)與LLC2同步，所以可以利用FPGA的邏輯控制電路，RTS0作為高電平有效開關(guān)，HREF和VREF一同作為與非門輸入，經(jīng)過開關(guān)，作為L(zhǎng)LC2輸入的使能輸入，LLC2輸出作為工作同步時(shí)鐘接到W。同時(shí)LLC作為FIFO的讀工作時(shí)鐘，也應(yīng)利用FPGA的邏輯電路。

2.2 數(shù)據(jù)傳輸與邏輯控制

局部總線使用總線時(shí)鐘作為工作時(shí)鐘，同時(shí)，先入先出存儲(chǔ)器使用LLC 作為讀取操作同步時(shí)鐘接到R。局部總線控制信號(hào)RD#用作先入先出存儲(chǔ)器R 的時(shí)鐘開關(guān)，控制FIFO的數(shù)據(jù)讀出，當(dāng)局部總線讀取數(shù)據(jù)時(shí)，RD#信號(hào)有效，使先入先出存儲(chǔ)器在LLC時(shí)鐘上升沿從緩沖隊(duì)列中取出數(shù)據(jù)寫入輸出緩沖寄存器。當(dāng)RD#信號(hào)有效后，數(shù)據(jù)被依次讀出，每經(jīng)過一次時(shí)鐘上升沿，先入先出存儲(chǔ)器緩沖隊(duì)列中向外讀出一個(gè)數(shù)據(jù)(8位)。當(dāng)先入先出存儲(chǔ)器緩沖對(duì)列空時(shí)，局部總線上無法獲取有效數(shù)據(jù)，必須暫停局部總線上的讀操作，插入相應(yīng)的等待時(shí)間。當(dāng)LRDYi#引腳功能有效，在局部總線數(shù)據(jù)讀寫時(shí)，只有等到LRDYi#上信號(hào)輸入為有效時(shí)，操作才可結(jié)束。

2.3 PCI 接口

PCI9052可用作PCI從設(shè)備適配器的總線接口芯片，它能適應(yīng)多種局部總線的設(shè)計(jì)要求，其新增的ISA 總線接口信號(hào)組可控制多個(gè)ISA 總線設(shè)備。

其中PE 為寫使能信號(hào)，當(dāng)它為高電平時(shí)，寫操作有效。PRE為寫保護(hù)寄存器訪問控制信號(hào)，當(dāng)PRE為低電平時(shí)，讀寫對(duì)存儲(chǔ)器有效；當(dāng)PRE 為高電平時(shí)，讀寫對(duì)寫保護(hù)寄存器有效。當(dāng)寫保護(hù)寄存器被設(shè)置后，對(duì)大于寄存器存儲(chǔ)值的地址寫操作將無效。當(dāng)PCI9052上電，自動(dòng)讀取EEPROM 中的數(shù)據(jù)初始化其內(nèi)部寄存器部分內(nèi)容。還有一部分主要涉及到PCI 連接器和PCI9052相關(guān)引腳的連接關(guān)系，因?yàn)镻CI9052為PCI總線提供了非常簡(jiǎn)單的接口，只需將PCI9052 上的PCI 總線接口引腳與PCI 總線連接器上的同名引腳相連接即可。在PCI 連接器上有兩個(gè)引腳是與連接器本身有關(guān)的，即PRSNTI#和PRSNT2#。另外，如果擴(kuò)展板是可以配置的，引腳PRSNTl#和PRSNT2#的接法必須表示出最大配置下的功耗要求。

2.4 軟件設(shè)計(jì)

一個(gè)典型驅(qū)動(dòng)程序完成的功能包括：初始化設(shè)備、創(chuàng)建和刪除設(shè)備、處理I/O 請(qǐng)求、訪問硬件、調(diào)用其他驅(qū)動(dòng)程序、處理熱插拔設(shè)備加入或刪除的情況以及NT事件等。驅(qū)動(dòng)程序不必支持以上所有功能，只有“初始化”模塊是必需的，其余的模塊都是可選的。使用VxD和WDM具有通用性強(qiáng)，加載方便等特點(diǎn)，但在編寫、調(diào)試過程中會(huì)極大加大難度。但是編寫WDM 需要專門的開發(fā)、調(diào)試工具，難度很大，開發(fā)周期長(zhǎng)。相比較而言，開發(fā)DLL驅(qū)動(dòng)程序較為容易，但是DLL驅(qū)動(dòng)程序通常是16位的，要想在Windows 9x下訪問內(nèi)存映射的設(shè)備，或者處理硬件中斷或者進(jìn)行DMA操作，必須同時(shí)開發(fā)一個(gè)“轉(zhuǎn)換層”DLL。特別是要想提供對(duì)“即插即用”設(shè)備的充分支持，就必須是VxD。使用VxD開發(fā)驅(qū)動(dòng)程序的優(yōu)點(diǎn)也是顯而易見的，VxD直接運(yùn)行在Ring0 層，即系統(tǒng)最底層，對(duì)硬件和軟件有直接控制權(quán)，功能十分強(qiáng)大，而且實(shí)時(shí)性明顯強(qiáng)于DLL驅(qū)動(dòng)程序。

3 總結(jié)

圖像采集系統(tǒng)是數(shù)字圖像信號(hào)處理過程中不可缺少的重要部分，這里將FPGA 作為整個(gè)數(shù)據(jù)采集系統(tǒng)的控制核心和傳輸橋梁，一方面根據(jù)上位機(jī)的指令來完成對(duì)整個(gè)系統(tǒng)工作模式和狀態(tài)的精確時(shí)序控制，控制圖像采集和壓縮解壓，另一方面通過FPGA 來控制PCI 總線端的接口功能，來實(shí)現(xiàn)的數(shù)據(jù)實(shí)時(shí)傳輸模式。根據(jù)前人的經(jīng)驗(yàn)，數(shù)據(jù)總體傳輸率小于PCI 最大理論數(shù)據(jù)傳輸率，但是所需要的數(shù)據(jù)傳輸率48MB/s 比132MB/s 小很多，所以此方案是可行的，能實(shí)現(xiàn)四路實(shí)時(shí)傳輸顯示。今后可以考慮一路數(shù)據(jù)用兩片F(xiàn)IFO 采用乒乓方式進(jìn)行存儲(chǔ)，這樣可以加快數(shù)據(jù)的傳輸，提高系統(tǒng)得性能。同時(shí)還可以將PCI 接口芯片的功能集成到可編程器件中，這樣使電路板的集成度提高，降低了系統(tǒng)總體的成本，節(jié)約資源。

[1]李貴山，陳金鵬.局部總線及其應(yīng)用[M].西安:西安電子科技大學(xué)出版社.2003.

[2]吳一波.基于PCI 總線的高速視頻采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D].國(guó)防科學(xué)技術(shù)大學(xué)碩士論文.2002.

[3]魯新龍，王元?dú)J，馬宏，侯孝民.一種基于總線的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì) [J].指揮技術(shù)學(xué)院學(xué)報(bào).2001.5.