全球半導(dǎo)體設(shè)計(jì)制造軟件和知識(shí)產(chǎn)權(quán)領(lǐng)先企業(yè)新思科技有限公司和全球領(lǐng)先的半導(dǎo)體制造商中芯國(guó)際集成電路有限公司于5月18日宣布開(kāi)始提供用于中芯國(guó)際65nm低漏電（Low Leakage）工藝技術(shù)的新思科技經(jīng)硅驗(yàn)證的和獲得USB標(biāo)志認(rèn)證的DesignWare?USB 2.0 nano PHY知識(shí)產(chǎn)權(quán)（IP）。作為一家提供包括控制器、PHY和驗(yàn)證IP等USB2.0接口完整IP解決方案的領(lǐng)先供應(yīng)商，新思科技繼續(xù)致力于通過(guò)提供高品質(zhì)IP助力設(shè)計(jì)人員降低集成風(fēng)險(xiǎn)，這些IP具備了驗(yàn)證過(guò)的互操作性，并與標(biāo)準(zhǔn)規(guī)范設(shè)計(jì)兼容。

DesignWare USB 2.0 nano PHY IP專(zhuān)為各種高市場(chǎng)容量移動(dòng)和消費(fèi)電子應(yīng)用而設(shè)計(jì)的，這些應(yīng)用的關(guān)鍵要求包括要實(shí)現(xiàn)面積最小、低動(dòng)態(tài)和泄漏功耗等特性。此外，DesignWare USB 2.0 nano PHY IP內(nèi)建了調(diào)整電路，可支持快速的、芯片加工后的調(diào)整，以應(yīng)對(duì)意外的芯片/電路板寄生或工藝變化，而無(wú)需用戶(hù)對(duì)現(xiàn)有設(shè)計(jì)進(jìn)行修改。這一特性使得設(shè)計(jì)人員能夠提高良品率，并最大限度地降低昂貴的芯片改版成本。

“新思科技經(jīng)過(guò)硅驗(yàn)證的DesignWare USB2.0 nano PHY IP與中芯國(guó)際的低漏電65nm工藝技術(shù)相互融合，使得我們雙方的客戶(hù)能夠容易地將先進(jìn)功能集成到可幫助他們滿(mǎn)足低功耗要求、實(shí)現(xiàn)關(guān)鍵上市時(shí)間目標(biāo)和快速投入量產(chǎn)的工藝中。”中芯國(guó)際高級(jí)副總裁兼首席業(yè)務(wù)官季克非表示，“近來(lái)，客戶(hù)充分利用中芯國(guó)際65nm低漏電工藝和新思科技USB2.0 nano PHY IP在硅晶片領(lǐng)域大獲成功，這讓我們信心倍增。我們將加強(qiáng)與新思科技的戰(zhàn)略和協(xié)同關(guān)系，利用我們業(yè)內(nèi)領(lǐng)先的集成、功率效率和性?xún)r(jià)比，為我們的客戶(hù)提供明顯領(lǐng)先的優(yōu)勢(shì)。我們期待著與新思科技一如既往地開(kāi)展持續(xù)合作，并向更先進(jìn)的工藝制程邁進(jìn)?！?/p>

“隨著新思科技面向SMIC 65nm LL 工藝技術(shù)的高品質(zhì)DesignWare USB2.0 nano PHY的上市，我們將繼續(xù)向設(shè)計(jì)人員提供他們滿(mǎn)足當(dāng)今制造工藝要求所需的知識(shí)產(chǎn)權(quán)?！毙滤伎萍冀鉀Q方案集團(tuán)營(yíng)銷(xiāo)副總裁John Koeter表示，“我們通過(guò)與中芯國(guó)際合作，在其65 nm低漏電工藝中對(duì)我們的USB 2.0 nanoPHY IP進(jìn)行硅驗(yàn)證。這種做法為我們的客戶(hù)提供了成熟的、經(jīng)過(guò)認(rèn)證的IP解決方案，使他們能夠在集成DesignWare IP的過(guò)程中降低所面臨的風(fēng)險(xiǎn)，并加快產(chǎn)品的上市時(shí)間。”