蔡坤明 ，何杞鑫 ，陶吉利 ，丁扣寶

(1.浙江大學(xué) 寧波理工學(xué)院，浙江 寧波315211；2.浙江大學(xué) 微電子與光電子研究所，浙江 杭州310027)

隨著數(shù)字信號(hào)處理技術(shù)的不斷發(fā)展，信號(hào)處理系統(tǒng)對(duì)模數(shù)轉(zhuǎn)換器(ADC)提出了更高的要求：需要能夠處理更高頻率、達(dá)到更高精度的ADC。運(yùn)算放大器作為高速高精度ADC中的重要部分，其性能好壞直接決定整個(gè)系統(tǒng)性能的高低。然而在電源電壓和溝道長(zhǎng)度不斷減少的趨勢(shì)下，高性能運(yùn)放的設(shè)計(jì)成了一項(xiàng)越來(lái)越具挑戰(zhàn)性的工作。國(guó)內(nèi)外對(duì)運(yùn)放的研究與設(shè)計(jì)從來(lái)沒(méi)有停止，研究領(lǐng)域主要集中在運(yùn)放的高增益、高帶寬、寬擺幅、低功耗等高性能的實(shí)現(xiàn)上[1]。國(guó)外起步早，技術(shù)先進(jìn)，研究已經(jīng)進(jìn)入比較成熟的階段[2]。而國(guó)內(nèi)的研究還存在著較大的差距。

本文針對(duì) 12 bit精度，100 MS/s Pipelined ADC的要求，設(shè)計(jì)了一個(gè)能夠應(yīng)用于其中的高性能運(yùn)算放大器，仿真結(jié)果表明，運(yùn)算放大器能滿足系統(tǒng)要求。

1 電路結(jié)構(gòu)與設(shè)計(jì)

CMOS運(yùn)算放大器的實(shí)現(xiàn)結(jié)構(gòu)主要有3種[3]：兩級(jí)運(yùn)放(Two-stage OTA)、折疊共源共柵運(yùn)放(Fold-cascade OTA)和套筒式運(yùn)放(Telescopic OTA)。兩級(jí)運(yùn)放的增益很大，差分輸出擺幅也大，但它的高階極點(diǎn)造成了有限的穩(wěn)定帶寬，需要進(jìn)行米勒補(bǔ)償，這增加了電路設(shè)計(jì)的復(fù)雜性；折疊共源共柵運(yùn)放的頻率特性好、輸出擺幅大，但支路較多、功耗較大。相比之下，套筒式運(yùn)放的輸出擺幅與折疊共源共柵運(yùn)放差不多，頻率特性好，功耗相對(duì)較低，本文采用這種結(jié)構(gòu)。

1.1 增益增強(qiáng)技術(shù)

單級(jí)的CMOS運(yùn)放很難達(dá)到高增益，多級(jí)運(yùn)放在頻域方面又需要額外處理。這個(gè)矛盾激勵(lì)著人們探索新的電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)高增益和高帶寬運(yùn)放的要求。一種稱為“增益增強(qiáng)”的技術(shù)[4]應(yīng)運(yùn)而生，如圖1所示。其基本原理是：在小信號(hào)分析中，M1相當(dāng)于一個(gè)反饋電阻，其兩端的小信號(hào)電壓正比于輸出電流。M2構(gòu)成一個(gè)從電流到電壓的負(fù)反饋環(huán)路，通過(guò)運(yùn)放的反饋，調(diào)節(jié)了M2管的源極電壓，使其趨近于Vref。通過(guò)反饋使得M1的漏極電壓隨輸出電壓的變化很小，流過(guò)M1的電流更加恒定，因而產(chǎn)生了更高的輸出阻抗。電路產(chǎn)生的輸出阻抗為[5]：

其中，r01、r02分別是 M1、M2管的小信號(hào)等效電阻，gm2是M2的跨導(dǎo)。未加反饋時(shí)，輸出電阻值為gm2r01r02?？梢姡迷鲆嬖鰪?qiáng)技術(shù)可以使輸出電阻提高A倍，從而也使得增益增大了A倍。

增益增強(qiáng)技術(shù)在提高增益的同時(shí)也帶來(lái)了一個(gè)缺點(diǎn)。在圖1電路中存在著2個(gè)極點(diǎn)，一個(gè)在輸出端，另一個(gè)在M2的源端，前者是運(yùn)放的主極點(diǎn)，而后者是運(yùn)放的次主極點(diǎn)。在這個(gè)電路中，經(jīng)常會(huì)產(chǎn)生極零點(diǎn)對(duì)，盡管極零點(diǎn)對(duì)不會(huì)影響運(yùn)放的頻率響應(yīng)，但它卻使運(yùn)放的建立特性變差。為解決這個(gè)問(wèn)題，通常輔助運(yùn)放A的單位增益頻率要介于閉環(huán)-3dB頻率和主運(yùn)放的非主極點(diǎn)之間[6]。

1.2 運(yùn)放的設(shè)計(jì)

利用增益增強(qiáng)技術(shù)設(shè)計(jì)的增益增強(qiáng)型套筒式運(yùn)算放大器如圖2所示。電路由3部分構(gòu)成：主運(yùn)放、輔助運(yùn)放、共模反饋電路[7]。主運(yùn)放是套筒式架構(gòu)，可以達(dá)到很高的帶寬；輔助運(yùn)放不需要有大的擺幅，采用折疊共源共柵架構(gòu)；共模反饋電路用來(lái)穩(wěn)定電路的輸出，由開關(guān)電容共模反饋電路和連續(xù)時(shí)間共模反饋電路組成，在圖2中省略。

1.2.1 設(shè)計(jì)參數(shù)

不同的電路系統(tǒng)，對(duì)運(yùn)算放大器的要求不同。本節(jié)將從 12 bit、100 MS/s的 Pipelined ADC對(duì)運(yùn)放的要求出發(fā)確定高性能運(yùn)放的參數(shù)指標(biāo)。

運(yùn)放有限的直流增益將造成系統(tǒng)建立的誤差。

對(duì)于精度為12 bit的ADC來(lái)說(shuō)，要求運(yùn)放的建立誤差Verror必須小于LSB/2。其中：

由式(2)、(3)可得，A>8 192，即 78.26 dB。

運(yùn)放有限的建立時(shí)間也將造成系統(tǒng)建立的誤差。對(duì)于采樣頻率為100 MHz的ADC，要求運(yùn)放在半個(gè)時(shí)鐘周期內(nèi)(t=5 ns)建立到所需要的精度。在簡(jiǎn)單的單極點(diǎn)階躍響應(yīng)中，運(yùn)放的輸出為：

其中：Videal是運(yùn)放理想的輸出。建立誤差應(yīng)該小于LSB/2，所以有：

根據(jù)式(5)可以求得運(yùn)放的單位增益帶寬應(yīng)大于358 MHz。若綜合考慮時(shí)鐘饋通、電荷注入、工藝誤差等非理想因素，應(yīng)適當(dāng)放寬對(duì)指標(biāo)的要求[8]。因此本文的設(shè)計(jì)目標(biāo)是增益大于90 dB，帶寬大于500 MHz。

1.2.2 運(yùn)放的設(shè)計(jì)

如圖2所示，為了達(dá)到高增益和高帶寬，運(yùn)放的設(shè)計(jì)主要包括主運(yùn)放的設(shè)計(jì)和輔助運(yùn)放 A1、A2的設(shè)計(jì)[9]。主運(yùn)放采用套筒式架構(gòu)，輔助運(yùn)放則采用折疊式共源共柵架構(gòu)。電路的增益表達(dá)式可以表示為：

其中，Rout=A1gm5r05r07||A2gm3r01r03。

由式(6)可知，提高輸入管的跨導(dǎo)或提高輔助運(yùn)放的增益都能達(dá)到提高增益的目的。

在相同的寬長(zhǎng)比下，NMOS管的跨導(dǎo)值比PMOS管大，所以選擇NMOS管作為主運(yùn)放的輸入管。電路的主極點(diǎn)存在輸出端，臨近輸出端的2個(gè)MOS管的寬長(zhǎng)比要合理選擇，既要滿足一定的電流要求，又不能引入太大的寄生電容而使頻率特性變差。2個(gè)輔助運(yùn)放A1、A2是全差分的折疊共源共柵結(jié)構(gòu)[10]。以A1為例，NMOS輸入管接M7、M8的漏極，經(jīng)過(guò)放大后輸出到 M5和 M6的柵極，A1只需提供 M5、M6飽和工作所需的共模電平，因而不需要大的擺幅。同時(shí)由于M5和M6的柵極電容構(gòu)成A1的容性負(fù)載，所以2個(gè)管子不能太大。輔助運(yùn)放A1如圖3所示。A2的拓?fù)浣Y(jié)構(gòu)和A1類似，但采用PMOS管作為輸入管。

1.2.3 共模反饋電路的設(shè)計(jì)

運(yùn)算放大器的設(shè)計(jì)通常采用全差分結(jié)構(gòu)，因?yàn)樗鼘?duì)共模擾動(dòng)有很好的抑制作用。但在高增益的放大器中，輸出共模電平對(duì)器件的特性和失配相當(dāng)敏感，而且不能通過(guò)差動(dòng)反饋達(dá)到穩(wěn)定，必須增加共模反饋網(wǎng)絡(luò)來(lái)調(diào)節(jié)輸出信號(hào)。共模反饋電路[11]的工作可以分為3個(gè)部分：感應(yīng)輸出共模電平、與理想輸出比較、反饋調(diào)節(jié)信號(hào)。

全差分運(yùn)算放大器的難點(diǎn)在于共模反饋電路的設(shè)計(jì)。本設(shè)計(jì)用到了2種主要的共模反饋電路：連續(xù)時(shí)間共模反饋和開關(guān)電容共模反饋。前者常常會(huì)在最大化信號(hào)幅度上存在不足，從而導(dǎo)致輸出擺幅上的局限性，因而用在對(duì)輸出擺幅要求不高的輔助運(yùn)放中。后者一般用于開關(guān)電容電路中，在非連續(xù)時(shí)間的應(yīng)用中具有很好的共模電壓調(diào)節(jié)作用，而在Pipelined ADC中，運(yùn)放工作于非連續(xù)時(shí)間狀態(tài)，因而在主運(yùn)放中采用開關(guān)電容共模反饋電路。

連續(xù)時(shí)間共模反饋電路如圖4所示。在1.1中已經(jīng)提到，輔助運(yùn)放的單位增益頻率要介于閉環(huán)-3 dB頻率和主運(yùn)放的非主極點(diǎn)之間，因而構(gòu)成輔助運(yùn)放的共模反饋電路工作速度必然要快，連續(xù)時(shí)間共模反饋電路正好可以滿足這個(gè)要求[12]。在圖4中，PMOS管 M1～M4的寬長(zhǎng)比相同，當(dāng)輔助運(yùn)放的2個(gè)輸出端與理想的輸出VCOM相等時(shí)，流過(guò)這4個(gè)管子的電流是一樣的，通過(guò)NMOS管的電流源鏡像作用產(chǎn)生CMFB反饋信號(hào)，反饋到輔助運(yùn)放中，達(dá)到調(diào)節(jié)輸出電壓的目的。圖5為開關(guān)電容共模反饋電路，phi1、phi2是兩相不交疊時(shí)鐘，Vout+、Vout-是主運(yùn)放的2個(gè)輸出端，CMFB是共模反饋電路產(chǎn)生的調(diào)節(jié)信號(hào)，Vref是主運(yùn)放理想的輸出電壓，BIAS是理想的共模調(diào)節(jié)電壓。

當(dāng)phi1是高電平時(shí)，電路總電荷為：

當(dāng)phi2是高電平時(shí)，電路的總電荷為：

根據(jù)電荷守恒定律Q1=Q2可得：

2 仿真結(jié)果與對(duì)比

通過(guò)以上分析，設(shè)計(jì)了一個(gè)全差分的增益增強(qiáng)型套筒式運(yùn)放。 基于 SMIC 0.13 μm、3.3 V工藝，Spectre交流仿真結(jié)果如圖6所示。該運(yùn)放可以達(dá)到105.8 dB的直流增益、單位增益帶寬為 983.6 MHz、在負(fù)載為 4 pF時(shí)相位裕度是53°，功耗僅為26.2 mW。運(yùn)放的瞬態(tài)建立特性如圖7所示，在建立精度為0.01%時(shí)，運(yùn)放在4 ns內(nèi)建立到所需要的精度。該運(yùn)放在不同工藝角下的仿真結(jié)果如表1所示。在3種工藝情況下，該運(yùn)放均能滿足設(shè)計(jì)目標(biāo)。表2給出了本文同其他文獻(xiàn)的比較。由比較可知，在衡量運(yùn)算放大器的關(guān)鍵指標(biāo)上，本文均具有良好的性能。

表1 不同工藝角下運(yùn)放的仿真結(jié)果

表2 本文同其他文獻(xiàn)的比較

基于單級(jí)架構(gòu)、增益增強(qiáng)等技術(shù)設(shè)計(jì)了一個(gè)套筒式運(yùn)放。Spectre仿真結(jié)果表明，該運(yùn)放能夠達(dá)到105.8 dB的高增益，單位增益帶寬可以達(dá)到983.6 MHz，瞬態(tài)建立時(shí)間只需4 ns，而功耗僅為26.2 mW。該運(yùn)放可以滿足12 bit、100 MS/s Pipelined ADC對(duì)高性能運(yùn)算放大器的要求。

[1]LLOYD J，LEE Hae-Seung.A CMOS op amp with fullydifferential gain-enhancement[J].IEEE Analog and digital signal processing，1994，41(3)：241-243.

[2]YUN Chiu，PAUL R.G，NIKOLIC B.A 14 b 12 MS/s CMOS pipeline ADC with over 100 dB SFDR[J].IEEE Journal of Solid-State circuits，2004，38(12)：2139-2151.

[3]GERMANO N，PIERANGELO C，DANIEL S.A fully differential sample-and-hold circuit for high-speed applications[J].IEEE Journal of Solid-State Circuits，1989，24(5)：1461-1465.

[4]CHOKSI O，RICHARD L C.Analysis of switched-capacitor common-mode feedback circuit[J].IEEE Analog and digital signal processing，2003，50(12)：906-917.

[5]蘇立，仇玉林.一種全差分增益提升運(yùn)放的設(shè)計(jì)與建立特性優(yōu)化[J].電子器件，2006，29(1)：162-165.

[6]YAO Zhi Jian，MA Cheng Yan，YE Tian Chun，et al.Design and analysis of a Gain-Enhanced，fully differential telescopic operational transconductance amplifier[J].Journal of semiconductors，2008，29(2)：269-274.

[7]CHOKSI O，RICHARD L C.Analysis of switch-capacitor commom-mode feedback circuit[J].IEEE Transactions on circuits and systems-2：Analog and digital signal processing，2003，50(12)：906-917.

[8]AMINZADEH H，DANAIE M，LOTFI R.Design of highspeed two-stage cascade-compensated operational amplifiers based on settling time and open-loop parameters[J].INTEGRATION；The VLSI journal 41(2008)：183-192.

[9]拉扎維，陳貴燦等編譯.模擬CMOS集成電路設(shè)計(jì)[M].西安：西安交通大學(xué)出版社，2003：75-77.

[10]朱穎，何樂(lè)年，嚴(yán)曉浪.高速高增益運(yùn)算放大器的設(shè)計(jì)及應(yīng)用[J].電路與系統(tǒng)學(xué)報(bào)，2008，13(2)：31-35.

[11]何崢嶸.運(yùn)算放大器電路的噪聲分析和設(shè)計(jì)[J].微電子學(xué)，2006，36(2)：148-153.

[12]ZHANG S，HUANG Lu，LIN Bei Yuan.Design of a lowpower，high speed op-amp for 10 bit 300 Ms/s parallel pipelined ADCs.Proceeding fo the 2007 IEEE International Conference on Integration Technology，2007：504-507.