張 力，王家寧，朱永田，吳莉艷

(1.中國(guó)科學(xué)院國(guó)家天文臺(tái)南京天文光學(xué)技術(shù)研究所，江蘇 南京 210042；2.中國(guó)科學(xué)院研究生院，北京 100049)

1 LAMOST多目標(biāo)光譜儀電控系統(tǒng)的總體設(shè)計(jì)

光譜儀系統(tǒng)由16臺(tái)多目標(biāo)光纖光譜儀組成，正樣機(jī)的被控部件與樣機(jī)的被控部件相比有較大的變化，每張控制臺(tái)上放置十幾個(gè)可動(dòng)部件，如何使為數(shù)眾多的被控部件快速、準(zhǔn)確、安全、協(xié)調(diào)地運(yùn)動(dòng)到位，是要解決的問(wèn)題[1]。16臺(tái)光譜儀要協(xié)同工作合適的方法是構(gòu)建一個(gè)局域網(wǎng)，采用集中分布式控制方案?？刂剖覂?nèi)放置一臺(tái)主控制計(jì)算機(jī)，完成中央控制策略，每臺(tái)光譜儀設(shè)置光譜儀控制器，用來(lái)完成本臺(tái)光譜儀上各運(yùn)動(dòng)部件的實(shí)時(shí)控制和管理。中央控制計(jì)算機(jī)有人機(jī)界面，用以接收操作人員的命令，并將其分解成子命令發(fā)送到各個(gè)光譜儀的控制器，同時(shí)接收被控部件的工作狀態(tài)和現(xiàn)場(chǎng)數(shù)據(jù)，歸整后發(fā)往觀測(cè)控制系統(tǒng)OCS[2]。

圖1 LAMOST低分辨率光譜儀視圖Fig.1 The sketch diagram of the low-resolution spectrograph for the LAMOST

根據(jù)光學(xué)和機(jī)械設(shè)計(jì)，控制對(duì)象分為狹縫快門(mén)、Hartmann快門(mén)(2個(gè))、電動(dòng)調(diào)焦裝置、狹縫切換裝置、光柵切換裝置、照相機(jī)轉(zhuǎn)動(dòng)裝置、光纖背照裝置等，并預(yù)留4個(gè)電機(jī)接口用作光譜標(biāo)定。其中快門(mén)和狹縫切換裝置的位置精度要求一般，其他裝置的位置精度要求較高。每個(gè)光譜儀平臺(tái)上放置紅區(qū)照相機(jī)和藍(lán)區(qū)照相機(jī)2個(gè)轉(zhuǎn)臺(tái)，每個(gè)轉(zhuǎn)臺(tái)上放置2套不同分辨率的光柵，相機(jī)轉(zhuǎn)動(dòng)裝置和光柵切換裝置的重復(fù)定位精度要求較高，被控部件暫定為14[3]。

采用FPGA構(gòu)建LAMOST低分辨率光譜儀IP控制核。整個(gè)系統(tǒng)設(shè)計(jì)可以劃分為硬件和軟件兩部分。

為了節(jié)約開(kāi)發(fā)時(shí)間，硬件平臺(tái)選用現(xiàn)成的FPGA開(kāi)發(fā)板，除了FPGA芯片外，開(kāi)發(fā)板上已經(jīng)集成了FLASH、SRAM、SDRAM、RJ45接口和串行口等FPGA運(yùn)行時(shí)需要的外設(shè)。將光譜儀控制器部分用FPGA片內(nèi)電路實(shí)現(xiàn)，這樣只需要設(shè)計(jì)能完成光譜儀中步進(jìn)電機(jī)動(dòng)作的步進(jìn)電機(jī)控制電路，再將電路下載至FPGA內(nèi)即可。而硬件部分不需要改動(dòng)，這正是使用FPGA設(shè)計(jì)的優(yōu)勢(shì)所在[4]。圖2 中的計(jì)數(shù)器、方向鑒別、零位判別、限位電路、脈沖發(fā)送電路和IO讀寫(xiě)電路都是片內(nèi)電路，是需要設(shè)計(jì)的硬件部分。這部分主要解決步進(jìn)電機(jī)驅(qū)動(dòng)信號(hào)的產(chǎn)生和9個(gè)步進(jìn)電機(jī)之間的動(dòng)作時(shí)序的協(xié)調(diào)[5]。

整個(gè)底層硬件和控制計(jì)算機(jī)的交互采用現(xiàn)有的標(biāo)準(zhǔn)9針串行口和工業(yè)以太網(wǎng)通信。串行口可以作為本地計(jì)算機(jī)控制和遠(yuǎn)程控制時(shí)的冗余通信鏈路，特點(diǎn)是使用方便，實(shí)現(xiàn)簡(jiǎn)單，穩(wěn)定性好[6]。遠(yuǎn)程計(jì)算機(jī)控制時(shí)使用工業(yè)以太網(wǎng)，接口使用RJ45口，通信協(xié)議是UNIX下的標(biāo)準(zhǔn)Socked接口[1]。

系統(tǒng)軟件部分包括兩部分，一是固化在FLASH里的FPGA上電自加載程序，系統(tǒng)一通電，F(xiàn)PGA即載入這段程序，監(jiān)聽(tīng)通信端口(串口或RJ45口)，如果有相應(yīng)的命令傳送過(guò)來(lái)，就驅(qū)動(dòng)電機(jī)控制器執(zhí)行相應(yīng)的動(dòng)作。這部分又分為通信實(shí)現(xiàn)、命令解析和軟硬件接口(底層電機(jī)控制信號(hào)產(chǎn)生)3部分[7]。多個(gè)步進(jìn)電機(jī)的協(xié)調(diào)動(dòng)作也由這部分軟件調(diào)度完成；還有一部分是上位機(jī)上運(yùn)行的控制程序，應(yīng)該有一個(gè)友好的控制界面，方便用戶(hù)進(jìn)行控制。同時(shí)也要有軟件通信程序的編寫(xiě)，以便通過(guò)控制界面與下位機(jī)正常通信。

圖2 嵌入式系統(tǒng)組成的光譜儀IP控制器Fig.2 IP controller core of the spectrograph consisting of embedded systems

2 光譜儀IP控制核的硬件設(shè)計(jì)

2.1 硬件開(kāi)發(fā)器件的選擇

為了加快研制速度，減少硬件設(shè)計(jì)帶來(lái)的風(fēng)險(xiǎn)，采用了ALTERA公司的基于CycloneⅡ器件的NIOS開(kāi)發(fā)板。所有的開(kāi)發(fā)都基于已有的開(kāi)發(fā)板，這樣的好處是硬件部分基本不需改動(dòng)，只需要完成片內(nèi)設(shè)計(jì)和軟件設(shè)計(jì)即可，大大縮短了設(shè)計(jì)周期。

2.2 片內(nèi)步進(jìn)電機(jī)控制器設(shè)計(jì)

從中可以看到，片內(nèi)電路主要是復(fù)用了9個(gè)步進(jìn)電機(jī)控制器，這些步進(jìn)電機(jī)控制器掛接在片內(nèi)AVALON總線(xiàn)上，與NIOS Ⅱ軟核通信，并輸出步進(jìn)電機(jī)控制信號(hào)給步進(jìn)電機(jī)驅(qū)動(dòng)器。9個(gè)步進(jìn)電機(jī)之間的協(xié)調(diào)動(dòng)作使用軟件完成，這些程序固化在板上的FLASH里，一通電就自動(dòng)運(yùn)行[1]。

為了縮短設(shè)計(jì)時(shí)間，方便擴(kuò)展，把步進(jìn)電機(jī)控制器封裝為一個(gè)IP核，可以在SOPC Builder里重復(fù)調(diào)用。所謂IP核的封裝就是將用戶(hù)設(shè)計(jì)的完成某一功能的邏輯電路作為一個(gè)整體組件封裝起來(lái)，以后設(shè)計(jì)者可以在設(shè)計(jì)中任意復(fù)用，并定義不同配置，同時(shí)CPU(NIOS Ⅱ)通過(guò)AVALON總線(xiàn)標(biāo)準(zhǔn)信號(hào)對(duì)其訪(fǎng)問(wèn)，具體訪(fǎng)問(wèn)細(xì)節(jié)用戶(hù)可以不用關(guān)心，用戶(hù)只要在編寫(xiě)完設(shè)備驅(qū)動(dòng)函數(shù)后，在上層應(yīng)用程序中直接調(diào)用驅(qū)動(dòng)里定義的庫(kù)函數(shù)即可完成對(duì)組件的操作[8]。

圖3 片內(nèi)步進(jìn)電機(jī)IP控制器硬件設(shè)計(jì)Fig.3 Illustration of the design of hardwares of the on-chip IP controller core for a stepping motor

硬件的實(shí)現(xiàn)是用Verilog HDL硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)。采用自頂向下的設(shè)計(jì)方法實(shí)現(xiàn)。自頂向下設(shè)計(jì)是從系統(tǒng)級(jí)開(kāi)始，把系統(tǒng)劃分為若干個(gè)基本單元，然后把每個(gè)基本單元再劃分為更低層次的基本單元，這樣一直劃分到可以直接用EDA元件庫(kù)中的基本元件實(shí)現(xiàn)為止[8-9]。

步進(jìn)電機(jī)控制器模塊的具體劃分如圖4。各個(gè)模塊對(duì)應(yīng)的文件及其關(guān)系如圖5。

圖4 步進(jìn)電機(jī)IP控制器模塊結(jié)構(gòu)示意圖Fig.4 Modules of IP controller core for a stepping motor

圖5 步進(jìn)電機(jī)控制器硬件文件Fig.5 Files for the hardwares of a controller of stepping motor

文件motor_driver_avalon_interface.v描述了步進(jìn)電機(jī)控制器的頂層模塊，此文件定義了2個(gè)底層模塊的信號(hào)連接方式，還有要傳遞給底層模塊的參數(shù)。文件motor_driver_regs_2.v定義了步進(jìn)電機(jī)控制器內(nèi)部的寄存器模塊，此文件實(shí)現(xiàn)軟硬件的接口。文件motor_driver_core.v實(shí)現(xiàn)步進(jìn)電機(jī)控制器的核心控制邏輯，主要是輸出步進(jìn)電機(jī)控制信號(hào)和設(shè)定信號(hào)，并返回步進(jìn)電機(jī)運(yùn)行狀態(tài)。

完成步進(jìn)電機(jī)控制器的IP后，在SOPC Builder里實(shí)例化9個(gè)步進(jìn)電機(jī)控制器，編譯生成CPU模塊。然后在QUARTUSⅡ里調(diào)用已經(jīng)編譯好的模塊，正確連接CPU外圍電路，并進(jìn)行引腳分配，最后進(jìn)行全編譯。將編譯生成的.sof文件下載到開(kāi)發(fā)板上，整個(gè)系統(tǒng)的硬件平臺(tái)即設(shè)計(jì)完成。

3 光譜儀IP控制核的軟件設(shè)計(jì)

整個(gè)軟件程序的開(kāi)發(fā)可以分為兩部分，一是固化在FPGA里的程序的開(kāi)發(fā)，這部分程序開(kāi)發(fā)的環(huán)境是NIOSⅡIDE開(kāi)發(fā)集成環(huán)境；還有一部分是控制計(jì)算機(jī)(本地)上的控制主程序，采用VC++6.0開(kāi)發(fā)環(huán)境開(kāi)發(fā)[10]。

需要固化在FPGA里的程序也可以分為兩部分，一是步進(jìn)電機(jī)控制器的設(shè)備驅(qū)動(dòng)程序，這部分程序放在系統(tǒng)庫(kù)里，編譯時(shí)就加入工程；還有一部分是通信控制子程序和多個(gè)電機(jī)協(xié)調(diào)調(diào)度的子程序，這部分程序放在開(kāi)發(fā)板上的FLASH里，系統(tǒng)一通電，CPU就從FLASH里的指定地址處載入程序，開(kāi)始執(zhí)行。這兩部分程序開(kāi)發(fā)都基于NIOSⅡ的HAL系統(tǒng)庫(kù)。

步進(jìn)電機(jī)的驅(qū)動(dòng)程序?qū)崿F(xiàn)與硬件的接口，包括3個(gè)文件，分別是altera_avalon_motor_driver_regs.h、altera_avalon_motor_driver_routines.h和altera_avalon_motor_driver_routines.c，altera_avalon_motor_driver_regs.h文件是寄存器映像文件，定義了讀寫(xiě)寄存器的宏和一些寄存器相關(guān)的參數(shù)值，這個(gè)文件是唯一的接口。altera_avalon_motor_driver_routines.h是為用戶(hù)應(yīng)用程序提供的設(shè)備頭文件，用戶(hù)要使用控制器這個(gè)IP，必須先把這個(gè)頭文件包括進(jìn)來(lái)。這個(gè)文件聲明了供上層程序調(diào)用的電機(jī)控制函數(shù)以及和電機(jī)有關(guān)的參數(shù)。altera_avalon_motor_driver_routines.c提供了電機(jī)控制器驅(qū)動(dòng)函數(shù)的代碼，即具體實(shí)現(xiàn)[1]。

編寫(xiě)好步進(jìn)電機(jī)控制器驅(qū)動(dòng)函數(shù)以后，在SOPC Builder里將軟件文件集成到步進(jìn)電機(jī)控制器IP，在編譯時(shí)，NIOSⅡIDE自動(dòng)將庫(kù)中的控制器驅(qū)動(dòng)函數(shù)加入編譯。這樣就將整個(gè)底層和硬件相關(guān)的細(xì)節(jié)封裝了起來(lái)，用戶(hù)只需要關(guān)心上層的程序?qū)崿F(xiàn)，而不必關(guān)心底層硬件如何組織，大大方便了應(yīng)用程序開(kāi)發(fā)者。

4 仿真和實(shí)驗(yàn)分析

4.1 仿真結(jié)果和實(shí)際信號(hào)觀測(cè)

仿真環(huán)境采用Modelsim 6.1f，仿真步長(zhǎng)1ns，仿真精度1ns，仿真時(shí)間設(shè)為20μs，系統(tǒng)時(shí)鐘周期為6ns。

從仿真波形(圖6)可以看出，在系統(tǒng)復(fù)位之后，寄存器中寫(xiě)入默認(rèn)值，默認(rèn)電機(jī)正轉(zhuǎn)，運(yùn)行在連續(xù)模式下，電機(jī)頻率為系統(tǒng)時(shí)鐘頻率/10000，設(shè)定步長(zhǎng)寄存器的值為0x7fffffff；書(shū)寫(xiě)有效，寫(xiě)入分頻系數(shù)10(address=00,writedata=10)，此時(shí)電機(jī)頻率是系統(tǒng)時(shí)鐘頻率/10；在75ns時(shí)設(shè)置電機(jī)運(yùn)轉(zhuǎn)方向?yàn)檎D(zhuǎn)，電機(jī)輸出脈沖使能；在105ns的時(shí)候設(shè)置讀取有效，可以看到電機(jī)步數(shù)開(kāi)始送到讀數(shù)據(jù)總線(xiàn)上。

從仿真和實(shí)際觀察的信號(hào)波形可以看出，步進(jìn)電機(jī)控制器IP完全達(dá)到了設(shè)計(jì)要求，時(shí)序正確，可以應(yīng)用于接下來(lái)的設(shè)計(jì)。

圖6 0～250ns之間的運(yùn)行在設(shè)定模式下的步進(jìn)電機(jī)控制器的仿真Fig.6 Simulation of the running of the controller of the stepping motor within 0 ns to 250 ns under a set mode

4.2 電機(jī)控制器驅(qū)動(dòng)函數(shù)一點(diǎn)說(shuō)明

無(wú)論電機(jī)運(yùn)行在什么模式下，電機(jī)正轉(zhuǎn)時(shí)，一旦到達(dá)設(shè)定步數(shù)(設(shè)定模式下等于設(shè)定步數(shù)，連續(xù)模式下等于0x7fffffff)，電機(jī)控制器就停止發(fā)出脈沖，并且只有把方向設(shè)定為反轉(zhuǎn)或是重置后才能重新啟動(dòng)電機(jī)。同樣當(dāng)電機(jī)反轉(zhuǎn)時(shí)，步數(shù)為0時(shí)，電機(jī)即停止，直到方向設(shè)為正轉(zhuǎn)或是重置后才能重新啟動(dòng)。這樣是為了保護(hù)步進(jìn)電機(jī)，避免步進(jìn)電機(jī)在走到設(shè)定步數(shù)或是回到零位后還發(fā)生不希望的動(dòng)作。在編寫(xiě)使步進(jìn)電機(jī)發(fā)生點(diǎn)動(dòng)的操作的時(shí)候，要注意這一點(diǎn)。

電機(jī)當(dāng)前運(yùn)行步數(shù)是對(duì)某一個(gè)原始位置(一般是電機(jī)初始位置)的絕對(duì)位移，而不是實(shí)際步數(shù)的累加。

5 LAMOST光譜儀IP控制核的應(yīng)用，設(shè)計(jì)指標(biāo)及控制目標(biāo)

所設(shè)計(jì)的IP控制核主要用于控制多個(gè)步進(jìn)電機(jī)，同時(shí)多個(gè)步進(jìn)電機(jī)之間必須協(xié)調(diào)動(dòng)作，滿(mǎn)足一定的時(shí)序關(guān)系。具體要求如下：

(1)狹縫切換電機(jī)和CCD快門(mén)控制電機(jī)接到相應(yīng)的命令則發(fā)生動(dòng)作。

(2)Hartman快門(mén)1電機(jī)必須先開(kāi)后關(guān)。即開(kāi)啟時(shí)Hartman快門(mén)1開(kāi)，然后Hartman快門(mén)2開(kāi)；關(guān)閉時(shí)Hartman快門(mén)2先關(guān)，然后Hartman快門(mén)1再關(guān)閉。

(3)電動(dòng)調(diào)焦電機(jī)除了正反轉(zhuǎn)控制以外，還要實(shí)現(xiàn)點(diǎn)動(dòng)和預(yù)設(shè)步數(shù)操作。

(4)紅藍(lán)兩區(qū)的切換和轉(zhuǎn)動(dòng)裝置中的每個(gè)電機(jī)都有“小”、“大”兩個(gè)位置。紅區(qū)光柵切換電機(jī)處于“小”位置時(shí)，紅區(qū)照相機(jī)轉(zhuǎn)動(dòng)裝置才能動(dòng)作；藍(lán)區(qū)光柵切換裝置處于“大”位置時(shí)，藍(lán)區(qū)照相機(jī)切換裝置才能動(dòng)作。

此程序編譯下載到開(kāi)發(fā)板上的FLASH里，系統(tǒng)一通電就自動(dòng)運(yùn)行，根據(jù)通信端口傳遞來(lái)的控制信號(hào)和外接IO口的狀態(tài)，安排各個(gè)步進(jìn)電機(jī)按正確的時(shí)序動(dòng)作[1]。

設(shè)計(jì)過(guò)程中具體的指標(biāo)以及要達(dá)到的目標(biāo)：由于光譜儀各部件的定位過(guò)程，是一種逐步逼近目標(biāo)位置的調(diào)整過(guò)程，要求在目標(biāo)位置處定位精度高，能夠斷電自鎖， 而對(duì)調(diào)整過(guò)程中的平穩(wěn)性、快速性沒(méi)有嚴(yán)格要求，考慮到器件選擇的方便性，本方案擬采用步進(jìn)電機(jī)做執(zhí)行部件，部分有特別要求的地方選用了力矩電機(jī)[5]。其中電動(dòng)調(diào)焦裝置控制指標(biāo)：定位精度±0.02mm，采用絲桿傳動(dòng)，如果螺距2mm，理論計(jì)算整步1.8°的步進(jìn)電機(jī)就能達(dá)到0.01mm分辨率，再選用細(xì)分步進(jìn)電機(jī)驅(qū)動(dòng)器驅(qū)動(dòng)電機(jī)工作。新方案加裝光柵尺，實(shí)行閉環(huán)控制。光柵平移(兩套)控制指標(biāo)：每個(gè)光柵臺(tái)上裝有兩塊不同分辨率的光柵，其中高分辨率光柵采用平移方式切換，定位精度在5絲，可以用霍爾元件檢測(cè)[1]。

目前，16臺(tái)裝有IP核的光譜儀實(shí)時(shí)控制器其已經(jīng)全部安裝在國(guó)家天文臺(tái)興隆觀測(cè)站的LAMOST上。多次的觀測(cè)測(cè)試充分證明了對(duì)光譜儀的控制效果穩(wěn)定，可靠。對(duì)所獲得光譜的分析達(dá)到了預(yù)期的精度。整個(gè)裝置于2008年10月通過(guò)了國(guó)家重大科學(xué)工程驗(yàn)收組的驗(yàn)收。

6 總結(jié)和展望

本文初步探討了SOPC技術(shù)在天文儀器設(shè)計(jì)與控制中的應(yīng)用，嘗試使用NIOSⅡ軟核技術(shù)設(shè)計(jì)了LAMOST中的低分辨光譜儀IP控制核。重點(diǎn)研究了步進(jìn)電機(jī)控制器IP的封裝，并基于ALTERA的FPGA，實(shí)現(xiàn)了多個(gè)步進(jìn)電機(jī)的控制，成功實(shí)現(xiàn)了軟件的固化，并完成了串口控制的設(shè)計(jì)，研究了以太網(wǎng)控制的實(shí)現(xiàn)。采用控制器IP復(fù)用技術(shù)，大大縮斷了設(shè)計(jì)時(shí)間。

由于時(shí)間較緊，還有很多后續(xù)工作沒(méi)有展開(kāi)，如何更好的在HAL系統(tǒng)庫(kù)中使用以太網(wǎng)進(jìn)行控制；怎樣進(jìn)一步裁剪系統(tǒng)以節(jié)約資源，而不是使用通用性較強(qiáng)的開(kāi)發(fā)板；如何在更復(fù)雜的控制設(shè)計(jì)中利用FPGA和SOPC的優(yōu)勢(shì)，如何更高效地使用軟核；這些問(wèn)題，都可以進(jìn)一步研究探討。

[1]朱永田，王磊，胡中文，等.LAMOST低分辨率光譜儀VPHG方案[R].2005.

[2]朱永田，王磊，胡中文，等.LAMOST低色散光譜儀的科學(xué)要求[R].LAMOST-TR-SCI，2000-001.

[3]朱永田，王磊，胡中文，等.LAMOST低分辨率光譜儀多種方案分析[R].LAMOST-TR-NAIRC，2000-L6-002.

[4]朱永田，王磊，胡中文，等.LAMOST低分辨率光譜儀初步設(shè)計(jì)修改過(guò)程[R].LAMOST-TR-NAIRC，2001-L6-007.

[5]朱永田，王磊，胡中文，等.LAMOST低分辨率光譜儀初步設(shè)計(jì)修改過(guò)程[R].LAMOST-TR-NAIRC，2002-L6-007.

[6]朱永田，王磊，胡中文，等.LAMOST低分辨率光譜儀(初步設(shè)計(jì)修訂)[R].LAMOST-TR-NAIRC, 2002-L6-001.

[7]任愛(ài)鋒，初秀琴，常存，等.基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)[M].西安：西安電子科技大學(xué)出版社，2004.

[8]王誠(chéng)，吳繼華，范麗珍，等.Altera FPGA/CPLD設(shè)計(jì)(基礎(chǔ)篇)[M].北京：人民郵電出版社，2005.

[9]吳繼華，王誠(chéng).Altera FPGA/CPLD設(shè)計(jì)(高級(jí)篇)[M].北京：人民郵電出版社，2005.

[10]李洪偉，袁斯華.基于Quartus Ⅱ的FPGA/CPLD設(shè)計(jì)[M].北京：電子工業(yè)出版社，2006.