摘要 基于對(duì)I2C總線協(xié)議的理解，和所設(shè)計(jì)的白光LED驅(qū)動(dòng)芯片的性能要求，本文采用HDL語(yǔ)言設(shè)計(jì)了I2C總線接口電路。Verilog HDL是硬件描述語(yǔ)言HDL的一種，用于數(shù)字電子系統(tǒng)設(shè)計(jì)。

關(guān)鍵詞I2C;多主通信;設(shè)計(jì)

中圖分類(lèi)號(hào) TN43文獻(xiàn)標(biāo)識(shí)碼A文章編號(hào)1673-9671-(2009)111-0008-01

I2C總線是PHILIPS開(kāi)發(fā)的，一種用于內(nèi)部IC控制的雙向兩線串行總線協(xié)議。在I2C總線中僅需要SDA(串行數(shù)據(jù)線)和SCL(串行時(shí)鐘線)就可以實(shí)現(xiàn)多個(gè)器件之間主從式的通信。在I2C總線上要實(shí)現(xiàn)功能的擴(kuò)展非常容易，只需要在總線上“掛上”相應(yīng)功能的I2C兼容芯片就行了，在7位地址模式中最多可達(dá)128個(gè)。I2C的通信速率也令人滿意，標(biāo)準(zhǔn)模式的I2C通信可達(dá)100Kbit/s，快速模式可達(dá)400 Kbit/s，最新的高速模式更加達(dá)到了3.4Mbit/s。實(shí)現(xiàn)I2C總線通信協(xié)議主要有兩種方法:(1)利用MCU對(duì)兩根I/O口線進(jìn)行軟件編程，模擬I2C總線的SCL和SDA時(shí)序要求;(2)使用專(zhuān)用I2C總線控制核，但受其主機(jī)(host)接口方式和時(shí)鐘頻率的限制，在有些場(chǎng)合應(yīng)用并不方便。

1I2C總線接口仿真

按照HDL語(yǔ)言的數(shù)字電路設(shè)計(jì)流程，對(duì)I2C總線接口進(jìn)行了設(shè)計(jì)，I2C總線接口程序的構(gòu)成一般如圖1所示:

由于本文所設(shè)計(jì)的總線接口電路用于白光LED的驅(qū)動(dòng)，不會(huì)作為主機(jī)在總線上出現(xiàn)，所以不需要產(chǎn)生時(shí)鐘SCL信號(hào)，對(duì)字節(jié)傳輸控制模塊和數(shù)據(jù)移位寄存器功能要求也較低，I2C總線只需要為驅(qū)動(dòng)芯片接口部分提供一個(gè)占空比可控的周期信號(hào)(記為PWM)即可。總線上主機(jī)產(chǎn)生開(kāi)始信號(hào)，發(fā)送地址位找到驅(qū)動(dòng)電路，然后發(fā)送一字節(jié)的數(shù)據(jù)，接口程序?qū)⒃摂?shù)據(jù)轉(zhuǎn)變成相應(yīng)占空比的周期信號(hào)提供給驅(qū)動(dòng)電路，使驅(qū)動(dòng)電路處于不斷的開(kāi)關(guān)狀態(tài)，進(jìn)而控制白光LED的亮度(在下一章有詳細(xì)的敘述)。因?yàn)镮2C總線傳輸?shù)臄?shù)據(jù)是8位的，包含最大的信息量為28=256，理論上可以達(dá)到對(duì)白光LED 256級(jí)的亮度控制，實(shí)際使用時(shí)人眼區(qū)分開(kāi)的亮度級(jí)別要少得多。同時(shí)受驅(qū)動(dòng)芯片工作原理的限制，PWM信號(hào)頻率在50Hz-1KHz之間，占空比不能太小。采用Mentor公司的ModelSim仿真軟件對(duì)Verilog程序進(jìn)行了仿真，軟件版本為:ModelSim SE 6.1f。ModelSim是編譯型仿真器，仿真速度快，功能強(qiáng)大。

從圖2中可以看出開(kāi)始、地址、讀寫(xiě)、應(yīng)答、數(shù)據(jù)和停止信號(hào)，其中地址為二進(jìn)制數(shù)0100111，讀寫(xiě)位為“0”表示寫(xiě)數(shù)據(jù)，寫(xiě)入的數(shù)據(jù)為二進(jìn)制數(shù)11000000，即十進(jìn)制數(shù)192，與最大數(shù)據(jù)255的比為0.75，則輸出PWM信號(hào)占空比為75%，占空比完全符合標(biāo)準(zhǔn)，達(dá)到設(shè)計(jì)要求。

在仿真、綜合之后本文還對(duì)所設(shè)計(jì)的I2C總線接口程序進(jìn)行了基于FPGA器件的驗(yàn)證。FPGA(Field Programmable Gate Array:現(xiàn)場(chǎng)可編程門(mén)陣列)是可編程邏輯器件(PLD:Programmable Logic Device)高級(jí)形式的一種，PLD是作為一種通用集成電路生產(chǎn)的，在PLD器件中，集成了各種邏輯門(mén)、寄存器、嵌入式系統(tǒng)塊，采用PLD器件設(shè)計(jì)電子系統(tǒng)，設(shè)計(jì)者只要對(duì)它編程就可以實(shí)現(xiàn)所需要的功能，而且可以反復(fù)修改、反復(fù)編程、直到滿足設(shè)計(jì)要求，相對(duì)于專(zhuān)用集成電路(ASIC)的設(shè)計(jì)，非常方便和靈活，設(shè)計(jì)周期大大縮短。目前PLD的集成度越來(lái)越高，速度也越來(lái)越快，不僅能實(shí)現(xiàn)一般的邏輯功能，還可以把微處理器、DSP、存儲(chǔ)器、標(biāo)準(zhǔn)接口等功能部件全部集成在其中，真正實(shí)現(xiàn)SOC。

2I2C通信程序設(shè)計(jì)

(1)每次通信的起始條件和停止條件均由主機(jī)發(fā)起，從機(jī)只是負(fù)責(zé)監(jiān)聽(tīng)主機(jī)信號(hào)。起始條件和停止條件是通過(guò)置位I2CON中的STA和STO位達(dá)到的。

(2)當(dāng)主機(jī)獲得總線，成功發(fā)送啟動(dòng)條件后，地址和數(shù)據(jù)的發(fā)送是通過(guò)寫(xiě)數(shù)據(jù)寄存器I2DAT達(dá)到的。

(3)每次發(fā)送地址和數(shù)據(jù)后應(yīng)該查詢狀態(tài)寄存器I2STAT檢查數(shù)據(jù)發(fā)送狀態(tài)以進(jìn)行下一步動(dòng)作。

(4)每次通信完畢后主機(jī)和從機(jī)均應(yīng)該釋放總線。

參考文獻(xiàn)

[1]張昆.基于CPLD的系統(tǒng)中I2C總線的設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2003(11).

[2]何立民.I2C總線應(yīng)用系統(tǒng)設(shè)計(jì)[M].北京:北京航空航天大學(xué)出版社，2000.