摘 要：某型作戰(zhàn)飛機(jī)航電系統(tǒng)數(shù)據(jù)通訊采用1553B總線。介紹總線系統(tǒng)的組成，討論其通訊功能的硬件及軟件實(shí)現(xiàn)的問(wèn)題。此外在軟件部分提出一種利用LPM技術(shù)簡(jiǎn)化設(shè)計(jì)過(guò)程實(shí)現(xiàn)數(shù)據(jù)通信的新方法。航電系統(tǒng)數(shù)字電路模塊采用LPM技術(shù)設(shè)計(jì)，以LPM為基礎(chǔ)宏單元模塊實(shí)現(xiàn)原理圖的圖形輸入。在校驗(yàn)階段結(jié)合計(jì)數(shù)器實(shí)例說(shuō)明基本數(shù)字電路模塊時(shí)序仿真的實(shí)現(xiàn)。最終整個(gè)系統(tǒng)設(shè)計(jì)在工作性能方面完全滿足航電系統(tǒng)的通訊要求。此輸入方法設(shè)計(jì)先進(jìn)、通用性好、自動(dòng)化程度高，與功能強(qiáng)大的硬件描述語(yǔ)言相配合，可廣泛應(yīng)用于復(fù)雜的可編程邏輯器件以及在線可編程邏輯門陣列等數(shù)字系統(tǒng)設(shè)計(jì)中。

關(guān)鍵詞：參數(shù)化模塊庫(kù)；1553B總線；現(xiàn)場(chǎng)可編程門陣列；硬件描述語(yǔ)言

中圖分類號(hào)：TN914.5 文獻(xiàn)標(biāo)識(shí)碼：B 文章編號(hào)：1004373X(2008)1802803

Application of Library Parameter Module Technology in the Data Traffic of Avionics System

DIAO Lifeng

(First Aeronautical Institute of Air Force，Xinyang，464000，China)

Abstract：Data traffic of a fighter′s avionics system depend on military standard 1553B bus.In this paper，the constitution of the airborne bus system is introduced and the realization of communication on software and hardware is discussed.Noticeably，the new way of realizing data communication based on LPM that can simplify design program is described in software.The design of digital circuit module of avionics system is on the bais of technology of LPM.In the phase of software design，LPM is the basical macrocell module that realizes schematic importing and the phase of software checkout gives an example of counter to express time series simulation of basic digital circuit module.Finally the design of entire system demands the quest of communication of data traffic of avionics system.This way is advanced with high performance of automation and good at currency，it can broadly apply to design of digital system，for example，CPLD and FPGA etc.

Keywords：library parameter module；1553B bus；field programmable gate array；hardware description language

EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)的重要途徑和組成部分。EDA技術(shù)以計(jì)算機(jī)為工具，在EDA軟件開發(fā)平臺(tái)上，對(duì)以硬件描述語(yǔ)言為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件自動(dòng)完成邏輯編譯、邏輯化簡(jiǎn)、邏輯綜合及優(yōu)化邏輯仿真，直到對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等。其顯著特點(diǎn)是日益強(qiáng)大的邏輯設(shè)計(jì)仿真測(cè)試技術(shù)。該技術(shù)只需通過(guò)計(jì)算機(jī)就能對(duì)所設(shè)計(jì)的電子系統(tǒng)從不同層次的系統(tǒng)性能特點(diǎn)上，完成一系列準(zhǔn)確的測(cè)試和仿真操作^［1］。

Altera公司以各種系列的可編程器件（PLD）為載體，以功能強(qiáng)大的編程平臺(tái)或開發(fā)軟件為工具，真正實(shí)現(xiàn)電子電路與系統(tǒng)的硬件設(shè)計(jì)自動(dòng)化。其軟件開發(fā)平臺(tái)Max+Plus Ⅱ提供了豐富的參數(shù)化的模塊庫(kù)（LPM）。模塊的各個(gè)參數(shù)是由設(shè)計(jì)者為適應(yīng)電路設(shè)計(jì)的要求而定制的，只要通過(guò)修改LPM模塊的特定參數(shù)，就可得到滿足自己需要的設(shè)計(jì)。本文通過(guò)某型作戰(zhàn)飛機(jī)航電系統(tǒng)1553B總線數(shù)據(jù)通訊中的具體實(shí)例介紹這種高效的電路設(shè)計(jì)方法。

1 總線系統(tǒng)組成

現(xiàn)代航空電子綜合化技術(shù)的發(fā)展大大提高了軍用飛機(jī)的性能，信息綜合化技術(shù)中最重要的技術(shù)之一就是航空電子通信技術(shù)^［2］。某型作戰(zhàn)飛機(jī)航電系統(tǒng)數(shù)據(jù)通訊采用1553B標(biāo)準(zhǔn)總線，系統(tǒng)主要由3部分組成：總線控制器(Bus Controller)；遠(yuǎn)程終端(Remote Terminal)；數(shù)據(jù)總線(Data Bus)。該總線系統(tǒng)構(gòu)成如圖1所示^［3］。

圖1中DCMP1為BC，DCMP2為DCMP1備份，其他子系統(tǒng)都是RT，并且此總線系統(tǒng)是雙余度的，兩套總線互為備份。

DCSS為顯示控制系統(tǒng)，它包含2個(gè)DCMP（顯示控制處理機(jī)）；MC為任務(wù)計(jì)算機(jī)；INS為慣性導(dǎo)航系統(tǒng)；DTE為數(shù)據(jù)傳輸設(shè)備；CNI為通信導(dǎo)航識(shí)別系統(tǒng)；CADC為大氣數(shù)據(jù)計(jì)算機(jī)；NAMP為非航空電子監(jiān)控處理機(jī)系統(tǒng)；FCS為飛行控制系統(tǒng)，它包含2個(gè)FLCC（飛行控制計(jì)算機(jī)）；MFCR和CWI為多功能火控雷達(dá)與連續(xù)波照射器系統(tǒng)；SMS為外掛物管理系統(tǒng)；ASPS為先進(jìn)的自保護(hù)系統(tǒng)；CFDS為箔條/紅外彈投放系統(tǒng)。

2 總線系統(tǒng)通訊功能的實(shí)現(xiàn)

該型飛機(jī)1553B總線通訊系統(tǒng)設(shè)計(jì)，采用數(shù)字專用集成電路設(shè)計(jì)中廣泛應(yīng)用的可編程系統(tǒng)芯片（PSOC）——現(xiàn)場(chǎng)可編程門陣列（FPGA）和具有高速的處理速度和強(qiáng)大而又靈活的接口與通信能力的數(shù)字信號(hào)處理芯片（DSP）的理論與手段，通過(guò)FPGA、DSP、上位機(jī)3部分硬件及軟件配合實(shí)現(xiàn)總線通訊功能。

1553B總線的工作方式是以指令消息為執(zhí)行元素，在集中控制下的串行、異步、半雙工通訊，所有的消息字都采用曼徹斯特碼構(gòu)成^［4］。1553B總線通訊的關(guān)鍵技術(shù)是曼徹斯特碼的編解碼，這里采用FPGA實(shí)現(xiàn)編解碼器。

下面針對(duì)模塊中FPGA芯片硬件及軟件的實(shí)現(xiàn)進(jìn)行闡述。

2.1 FPGA硬件控制

將FPGA技術(shù)與數(shù)字信號(hào)處理DSP技術(shù)相結(jié)合是現(xiàn)代電子設(shè)計(jì)中常用的方法。該模塊中的FPGA芯片接口主要實(shí)現(xiàn)以下功能^［5］：

(1) 將總線上的串行信息流轉(zhuǎn)換成處理機(jī)可以處理的并行信息或者與之相反；

(2) 接收或發(fā)送信息時(shí)，能夠識(shí)別或生成標(biāo)準(zhǔn)的1553B信息字和消息；

(3) 完成與處理機(jī)之間的信息交換，包括1553B信息地址的分配，命令字(或狀態(tài)字)的譯碼或返回狀態(tài)字、發(fā)送數(shù)據(jù)宇等。

該部分是與DSP的接口和譯碼電路。其中曼徹斯特編解碼電路總體框圖分別如圖2、圖3所示^［6］。

2.2 FPGA軟件控制

FPGA部分的軟件采用Verilog HDL語(yǔ)言編寫，在Max+Plus Ⅱ環(huán)境下進(jìn)行時(shí)序仿真，在FPGA上實(shí)現(xiàn)的1553B總線接口中的曼徹斯特碼編碼、解碼器。該邏輯可由狀態(tài)機(jī)實(shí)現(xiàn)，可劃分為4個(gè)狀態(tài)進(jìn)行：第1個(gè)狀態(tài)是空閑狀態(tài)，當(dāng)檢測(cè)到數(shù)據(jù)跳變沿時(shí)，進(jìn)入第2個(gè)狀態(tài)；第2個(gè)狀態(tài)為有效同步字頭檢測(cè)狀態(tài)；當(dāng)檢測(cè)到有效同步字頭時(shí)，啟動(dòng)第3個(gè)狀態(tài)，用鎖相環(huán)分離時(shí)鐘，進(jìn)行碼型轉(zhuǎn)換，當(dāng)數(shù)據(jù)有效時(shí)進(jìn)入第4個(gè)狀態(tài)，進(jìn)行并／串轉(zhuǎn)換及奇偶校驗(yàn)。這里從軟件角度畫出流程圖，如圖4所示^［7］。

3 參數(shù)化模塊技術(shù)的實(shí)現(xiàn)

3.1 Max+Plus Ⅱ的LPM宏單元庫(kù)

作為EDIF標(biāo)準(zhǔn)的一部分，LPM形式得到了EDA工具的廣泛支持，其內(nèi)容也越來(lái)越廣泛。目前，LPM庫(kù)已經(jīng)包含多種功能模塊，每個(gè)模塊(函數(shù))都是參數(shù)化的，這樣就可通過(guò)參數(shù)來(lái)確定某一模塊以滿足不同場(chǎng)合的需要。Altera公司作為EIA、LPM委員會(huì)的一員，對(duì)任何PLD供應(yīng)商的LPM都有廣泛的支持。Max+Plus Ⅱ提供的部分LPM庫(kù)單元如表1所示^［8］。

表1 LPM宏單元庫(kù)

模塊分類宏單元說(shuō)明門單元

模塊lpm_and參數(shù)化與門lpm_bustri參數(shù)化三態(tài)緩沖器lpm_decode參數(shù)化解碼器busmux參數(shù)化總線選擇器算術(shù)

運(yùn)算

模塊lpm_abs參數(shù)化絕對(duì)值運(yùn)算lpm_add_sub參數(shù)化的加／減法器lpm_counter參數(shù)化計(jì)數(shù)器lpm_mult參數(shù)化乘法器存儲(chǔ)器lpm_rom參數(shù)化ROMlpm_shiftreg參數(shù)化移位寄存器csfifio參數(shù)化先進(jìn)先出隊(duì)列csdpram參數(shù)化雙口RAM其他功能模塊pll參數(shù)化鎖相環(huán)電路ntscNTSC圖像控制信號(hào)產(chǎn)生器

3.2 LPM庫(kù)函數(shù)的使用

調(diào)用LPM庫(kù)函數(shù)非常方便。在Max+Plus Ⅱ的圖形編輯界面下，在空白處雙擊鼠標(biāo)左鍵，然后選擇LPM宏庫(kù)所在目錄\\\\maxplus2\\\\max21ib\\\\mega_lpm，所有的庫(kù)函數(shù)就會(huì)出現(xiàn)在窗口中，設(shè)計(jì)者可以選擇所需要的函數(shù)。當(dāng)選好的LPM符號(hào)出現(xiàn)在圖形編輯器窗口后，可以雙擊參數(shù)框(位于符號(hào)的右上角)，設(shè)定LPM模塊的參數(shù)和端口。設(shè)置端口可以在PortStatus框中選擇Unused，然后將不需要的端口信號(hào)去掉。

將LPM單元的參數(shù)和端口進(jìn)行設(shè)置，即可得到滿足需要的數(shù)字電路模塊。因此在設(shè)計(jì)電路時(shí)，借助LPM宏單元，可以大大提高電路原理圖的輸入速度及生成數(shù)字信號(hào)處理、圖像壓縮等各種應(yīng)用中使用廣泛的基本模塊的速度，可以迅速地將無(wú)流水的低速改造成高速流水器，從而提高了整個(gè)系統(tǒng)的性能。

使用LPM宏單元庫(kù)還具有以下優(yōu)點(diǎn)：

(1) LPM設(shè)計(jì)出來(lái)的電路是與結(jié)構(gòu)無(wú)關(guān)的；

(2) 設(shè)計(jì)者在利用LPM宏單元進(jìn)行設(shè)計(jì)時(shí)，不用擔(dān)心芯片的利用率和效率等問(wèn)題，也不需要自己再用基本的邏輯單元構(gòu)造邏輯功能。同時(shí)使用LPM時(shí)，設(shè)計(jì)輸入和模擬仿真都獨(dú)立于物理結(jié)構(gòu)，因此設(shè)計(jì)者即使到設(shè)計(jì)流程的最后也無(wú)需考慮最終的結(jié)構(gòu)。

3.3 參數(shù)化模塊技術(shù)應(yīng)用舉例

下面通過(guò)設(shè)計(jì)一個(gè)計(jì)數(shù)器具體說(shuō)明怎樣利用LPM參數(shù)庫(kù)設(shè)計(jì)常用的數(shù)字模塊。假如要設(shè)計(jì)一個(gè)模為24的加法計(jì)數(shù)器，采用Max+Plus Ⅱ軟件的LPM庫(kù)單元進(jìn)行設(shè)計(jì)，可以采取如下的步驟進(jìn)行：

(1) 輸入lpm_eounter庫(kù)單元函數(shù)

運(yùn)行Max+Plus Ⅱ軟件，新建一個(gè)圖形設(shè)計(jì)文件。然后在圖形編輯器中，雙擊空白處，在LPM庫(kù)中選擇符號(hào)lpm_counter

(2) 設(shè)置lpm_counter庫(kù)函數(shù)的參數(shù)和端口

選擇lpm_counter器件后，接著出現(xiàn)參數(shù)設(shè)置對(duì)話框。根據(jù)需要設(shè)置對(duì)話框中的參數(shù)。此處要實(shí)現(xiàn)模為24的加法計(jì)數(shù)，可設(shè)定參數(shù)如下：

LP_MODULUS=24(模設(shè)定為24)；

LPM_IDTH=5(模塊的信號(hào)寬度設(shè)為5位)；

LPM_DIRECTION=“UP”(將模塊設(shè)為加法計(jì)數(shù))。

然后還要設(shè)定端口。這里僅使用3個(gè)端口，分別為時(shí)鐘輸入端口clock、數(shù)據(jù)輸出端口q［ ］以及進(jìn)位輸出端口cout。設(shè)置完畢后，一個(gè)實(shí)現(xiàn)模為24的加法計(jì)數(shù)的函數(shù)模塊就生成了。給該模塊加上輸入和輸出端口，就構(gòu)成了一個(gè)完整的計(jì)數(shù)器電路，如圖5所示。

(3) 驗(yàn)證

對(duì)上面的計(jì)數(shù)器電路進(jìn)行功能仿真，可以得到如圖6所示的仿真波形。由波形可見，該電路實(shí)現(xiàn)了模為24的加法計(jì)數(shù)。修改lpm_counter函數(shù)的參數(shù)和端口設(shè)定，可以非常方便地實(shí)現(xiàn)任意模且可加可減的計(jì)數(shù)器模塊。

4 結(jié) 語(yǔ)

該型作戰(zhàn)飛機(jī)航電系統(tǒng)1553B總線通訊模塊硬件采用FPGA實(shí)現(xiàn)，軟件在Max+Plus Ⅱ環(huán)境下實(shí)現(xiàn)。原理圖設(shè)計(jì)是對(duì)主要的數(shù)字模塊采用LPM技術(shù)的圖形直觀輸入，對(duì)邏輯功能復(fù)雜的功能模塊采用Verilog HDL語(yǔ)言編寫的文本抽象輸入；采用編譯器（complier）和仿真器（emulator）進(jìn)行編譯、綜合及仿真，最后進(jìn)行器件編程，很好地實(shí)現(xiàn)了模塊的曼徹斯特碼通訊功能，各方面實(shí)驗(yàn)數(shù)據(jù)均達(dá)到總線通訊指標(biāo)的要求，對(duì)1553B總線研究具有一定的使用和參考價(jià)值。

參 考 文 獻(xiàn)

［1］陳匱．在系統(tǒng)可編程技術(shù)實(shí)踐教程［M］.北京:科學(xué)出版社，2001.

［2］王世奎.航空電子通信系統(tǒng)關(guān)鍵技術(shù)問(wèn)題的淺析［J］.航空計(jì)算技術(shù)，2001，31（4）:3639.

［3］李永田．某型飛機(jī)綜合電子設(shè)備與維護(hù)［D］.信陽(yáng):空軍第一航空學(xué)院，2006.

［4］劉桂山，胡軍程.1553B總線信息流設(shè)計(jì)［J］.北京理工大學(xué)學(xué)報(bào)，2003，23（3）:301304.

［5］朱明君，朱俊，李倫．基于DSP的1553B總線通訊檢測(cè)儀的設(shè)計(jì)［J］．現(xiàn)代電子技術(shù)，2006，29（7）:9294.

［6］林藝文，方展偉．用FPGA實(shí)現(xiàn)曼徹斯特編解碼［J］．汕頭大學(xué)學(xué)報(bào)：自然科學(xué)版，2004，19（2）：6466.

［7］閆莉，王勇．基于FPGA和DSP技術(shù)某型飛機(jī)總線系統(tǒng)通訊軟件的設(shè)計(jì) ［J］．現(xiàn)代電子技術(shù)，2005，28(1):4042.

［8］王金明，楊吉斌．?dāng)?shù)字系統(tǒng)設(shè)計(jì)與Verilog HDL［M］.北京:電子工業(yè)出版社，2002.