摘 要：提出一種利用全數(shù)字鎖相環(huán)實(shí)現(xiàn)從隨機(jī)的以太網(wǎng)信號(hào)中提取時(shí)鐘的方法。由于采用鑒頻、鑒相并置方法，同時(shí)把數(shù)字濾波器融入其中，采用小數(shù)分頻器構(gòu)成數(shù)控振蕩器，從隨機(jī)以太網(wǎng)信號(hào)中恢復(fù)E1時(shí)鐘信號(hào)。經(jīng)硬件實(shí)驗(yàn)證實(shí)，電路的性能指標(biāo)完全可以滿足ITUT的有關(guān)標(biāo)準(zhǔn)。該電路結(jié)構(gòu)簡(jiǎn)單，易于集成到ASIC中去，有較強(qiáng)的實(shí)用性，便于推廣應(yīng)用。

關(guān)鍵詞：E1抖動(dòng)鎖相環(huán);現(xiàn)場(chǎng)可編程門(mén)陣列;基于以太網(wǎng)的實(shí)時(shí)業(yè)務(wù)；時(shí)鐘恢復(fù)電路

中圖分類(lèi)號(hào)：TN710 文獻(xiàn)標(biāo)識(shí)碼：B 文章編號(hào)：1004373X(2008)1800803

Design and Implementation of Clock Recovery Circuit E1 in Ethernet

HUANG Haisheng

(Xi′an Institute of Post and Telecommunications，Xi′an，710061，China)

Abstract：In this paper，a clock recovery circuit is proposed in the random signal of Ethernet，parallel connection method are used between the phase difference and the frequency difference，and the filter are permeated in，and using the digital divider，with ratio of decimal fraction，as a digital control oscillations，then the PLL could be used to recover the E1 clock that is demapped from Ethernet signal.It is proved by hardware experiment that the performance can meet the ITU-T recommendation.All digital circuits are useful in VLSI design.

Keywords：E1 jitter phase locked loop;FPGA;Ethernet TDM;clock recovery circuit

在基于IP的新一代通信網(wǎng)中，為了實(shí)現(xiàn)多業(yè)務(wù)傳輸，在發(fā)送端，把實(shí)時(shí)業(yè)務(wù)（TDM）進(jìn)行打包處理，使其變成太網(wǎng)包的數(shù)據(jù)包，然后傳輸；在接收端，為了恢復(fù)原來(lái)的TDM業(yè)務(wù)，對(duì)數(shù)據(jù)進(jìn)行統(tǒng)計(jì)和抖動(dòng)消除，從而獲得碼流的定時(shí)信息。抖動(dòng)消除的基本原理就是數(shù)字鎖相環(huán)的原理；利用鎖相環(huán)技術(shù)實(shí)現(xiàn)對(duì)輸入定時(shí)信號(hào)的量化、數(shù)字濾波和定時(shí)綜合。傳統(tǒng)的數(shù)字化理論在這里表現(xiàn)為簡(jiǎn)單的取整，電路往往對(duì)應(yīng)的是吞吐脈沖，即為計(jì)數(shù)器的形式。技術(shù)的核心和難點(diǎn)是量化、數(shù)字濾波和定時(shí)綜合有機(jī)的結(jié)合，形成理論簡(jiǎn)單、易于電路實(shí)現(xiàn)，同時(shí)又能保證定時(shí)信息的指標(biāo)。

在TDMoIP系統(tǒng)中，在發(fā)送端，需要發(fā)送的信號(hào)是標(biāo)準(zhǔn)的E1信號(hào)，為了在以太網(wǎng)系統(tǒng)中傳輸，把E1信號(hào)進(jìn)行拆分、封裝，使其變成固定大小的以太網(wǎng)包，原來(lái)的E1信號(hào)中的定時(shí)時(shí)信息全部丟失；在接收端收到的信號(hào)中不含有任何定時(shí)信息，數(shù)據(jù)的抖動(dòng)也變?yōu)殡S機(jī)的。這就需要在接收端要進(jìn)行特殊處理，才能恢復(fù)E1信號(hào)的時(shí)鐘。由于以太網(wǎng)信號(hào)是隨機(jī)信號(hào)，首先對(duì)隨機(jī)的以太網(wǎng)信號(hào)進(jìn)行統(tǒng)計(jì)處理，得到信號(hào)的基本頻率，然后以此頻率為基準(zhǔn)，進(jìn)行數(shù)字平滑；傳統(tǒng)的數(shù)字平滑電路可分為2類(lèi)：一類(lèi)是由比特調(diào)整電路和中等帶寬的數(shù)字鎖相環(huán)構(gòu)成，另一類(lèi)^［1］是由一個(gè)鎖相環(huán)構(gòu)成，但鎖相環(huán)的帶寬很窄。本文采用由比特調(diào)整電路和中等帶寬的數(shù)字鎖相環(huán)構(gòu)成數(shù)字平滑電路，比特調(diào)整電路是由多模計(jì)數(shù)器和數(shù)據(jù)存儲(chǔ)器組成；多模計(jì)數(shù)器根據(jù)數(shù)據(jù)緩沖器FIFO的狀態(tài)，確定在數(shù)據(jù)流上加或扣脈沖的頻率，然后把這種信息存入數(shù)據(jù)存儲(chǔ)器，實(shí)現(xiàn)在數(shù)據(jù)流上加扣脈沖，使輸出數(shù)據(jù)流的頻率的變化在時(shí)間上拉長(zhǎng)，便于數(shù)字鎖相環(huán)的設(shè)計(jì)。

通過(guò)硬件實(shí)驗(yàn)證明，用該方法設(shè)計(jì)ASIC電路，運(yùn)行可靠，性能指標(biāo)符合ITUT的有關(guān)標(biāo)準(zhǔn)。本文主要討論這個(gè)專(zhuān)用數(shù)字鎖相環(huán)的設(shè)計(jì)方法及理論分析；即全數(shù)字鎖相環(huán)電路設(shè)計(jì)、電路的輸入和輸出指標(biāo)要求、原理分析和硬件實(shí)驗(yàn)結(jié)果。

1 全數(shù)字鎖相環(huán)電路設(shè)計(jì)

本文討論的是E1支路信號(hào)平滑的二階數(shù)字鎖相環(huán)，其結(jié)構(gòu)簡(jiǎn)單、易于實(shí)現(xiàn)、尤其適合ASIC實(shí)現(xiàn)，并且經(jīng)實(shí)驗(yàn)證明，抖動(dòng)指標(biāo)符合有關(guān)ITUT標(biāo)準(zhǔn)。圖1為電路的原理圖。

圖1是一個(gè)直接處理式鎖相環(huán)；計(jì)數(shù)器1和計(jì)數(shù)器2分別對(duì)讀寫(xiě)時(shí)鐘脈沖進(jìn)行計(jì)數(shù)；FD為減法器；輸出fd為頻差；PD為數(shù)字鑒相器，是一個(gè)計(jì)數(shù)器，用高速時(shí)鐘對(duì)相差進(jìn)行計(jì)數(shù)，加法器的作用是把鑒頻和鑒相的結(jié)果和常數(shù)相加，產(chǎn)生控制器的控制信號(hào)，控制器是由串行加法器構(gòu)成；分頻器1和分頻器2是M和M+1分頻器，它們和控制器、MUX一起構(gòu)成一個(gè)含有小數(shù)的分頻器，分頻器的分頻比是由鑒頻和鑒相的結(jié)果，經(jīng)過(guò)加法器處理后產(chǎn)生的控制信號(hào)確定。

圖1 二階數(shù)字鎖相環(huán)原理圖2 指標(biāo)要求

由于數(shù)字鎖相環(huán)和比特調(diào)整電路一起構(gòu)成數(shù)字抖動(dòng)衰減器^［2］，用來(lái)衰減通過(guò)以太網(wǎng)傳輸E1信號(hào)引起的抖動(dòng)。這里的比特調(diào)整電路就相當(dāng)于一個(gè)可控的低通濾波器，根據(jù)設(shè)計(jì)要求，比特調(diào)整電路的輸出，即鎖相環(huán)的輸入為：首先對(duì)以太網(wǎng)數(shù)據(jù)進(jìn)行統(tǒng)計(jì)，確定E1信號(hào)的基本速率，然后對(duì)高于或低于基本速率的數(shù)據(jù)進(jìn)行比特調(diào)整，比特調(diào)整的快慢由自適應(yīng)算法確定。

根據(jù)ITUT的建議，E1支路信號(hào)的抖動(dòng)測(cè)試應(yīng)先通過(guò)一組濾波器，具體指標(biāo)如表1所示：

表1 PDH 網(wǎng)絡(luò)接口的最大允許抖動(dòng)

濾波器特性最大峰值抖動(dòng)f1f3f4f1~f4f3~f420 Hz

20 dB/dec18 kHz

20 dB/dec100 kHz

-20 dB/dec0.4 UI0.075 UI

3 原理分析

計(jì)數(shù)器1和計(jì)數(shù)器2是相同的循環(huán)計(jì)數(shù)器，只是初始值不相同，其功能相當(dāng)于對(duì)過(guò)去輸入信號(hào)進(jìn)行無(wú)窮次累加。從Z域進(jìn)行考慮，其傳遞函數(shù)可以表示為:1+z－1+z－2+…=zz－1它們和PD、PF、加法器共同完成鑒頻、鑒相的作用，同時(shí)還含有濾波器的功能，也就是說(shuō)把鑒頻、鑒相結(jié)果進(jìn)行了數(shù)字濾波。下式由于上式給出的關(guān)系式正是數(shù)字環(huán)路濾波器的傳遞函數(shù)，這里的K是反映了2個(gè)計(jì)數(shù)器的初始值的不同。K+zz-1鑒相控制信號(hào)vd完成對(duì)鑒頻、鑒相結(jié)果的取值時(shí)刻，實(shí)際上起一個(gè)量化間隔的作用，它應(yīng)和PD計(jì)數(shù)器的模數(shù)有確定的整數(shù)比例關(guān)系。加法器在這里的作用是把鑒頻、鑒相的結(jié)果并置和一個(gè)常數(shù)相加，起一個(gè)電路前后銜接的作用:udv={fd，pd}

filter=A+udv這里的A和K是相互對(duì)應(yīng)的，可以認(rèn)為二者相同，實(shí)際上，信號(hào)在經(jīng)過(guò)加法器之后，才真正完成了鑒頻、鑒相作用。

控制器根據(jù)輸入信號(hào)filter產(chǎn)生對(duì)分頻器1和分頻器2輸出的控制信號(hào)，這里的控制器實(shí)際上是串行的全加器，結(jié)構(gòu)為圖2^［3］。

圖2 控制器的結(jié)構(gòu)圖其響應(yīng)的傳遞函數(shù)為:KD=Gz－1zz－1=Gz－1其中G為整個(gè)環(huán)路的增益。故該環(huán)路的開(kāi)環(huán)、閉環(huán)和誤差傳遞函數(shù)為:H0(z)=Gz－1·(K+zz－1)

=(K1+K2zz－1)(zz－1)z－1其中:K1=GK； K2=G；

H(z)=H0(z)1+H0(z)

=(K1+K2)z－K1z2+(K1+K2－2)z+(1－K1)

He(z)=11+H0(z)

=(z－1)2z2+(K1+K2－2)z+(1－K1)故環(huán)路穩(wěn)定的條件為:K1>0; K2>0; 2K1+K2<43.1 環(huán)路跟蹤誤差

由環(huán)路誤差傳遞函數(shù)可以計(jì)算環(huán)路在各種不同輸入信號(hào)作用下的穩(wěn)態(tài)跟蹤誤差，即:φ(∞)=limz→1［(z－1)φ(z)］

φ(z)=He(z)·θi(z)E1信號(hào)的頻率容限為±50 ppm，如果信號(hào)在其穩(wěn)定工作的動(dòng)態(tài)范圍內(nèi)，頻率的變化是按照升斜規(guī)律變化，即輸入信號(hào)的頻率以速率R變化，有：ωi(t)=Rt; θi(i)=∫t0Rtdt=12Rt2

θi(s)=R/s3所以有：θi(z)=RT2z(z+1)2(z－1)3;φ(∞)=limz→1 φ(z)=T2RK2其中T為脈沖取樣周期，說(shuō)明穩(wěn)態(tài)相差的值是穩(wěn)定的，其隨K2的增大而減小。對(duì)于輸入為頻率階躍、相位階躍的信號(hào)為：φ(∞)=03.2 鎖相環(huán)的參數(shù)計(jì)算

比特調(diào)整電路進(jìn)行1次調(diào)整將引起1UI的抖動(dòng)，相當(dāng)于一個(gè)階躍函數(shù)：A(t)=u(t)該響應(yīng)的拉氏變換為：A(s)=1/s高通濾波器的傳遞函數(shù)為^［1］：H2(s)=ss+ωc， ωc=40π二階鎖相環(huán)的傳遞函數(shù)為：H1(s)=2ξωns+ωn2s2+2ξωns+ωn2=K1+K2Ts+K2T2s2+K1+K2Ts+K2T2得出:ωn=K2/T，ξ=K1+K22K2鎖相環(huán)的剩余抖動(dòng)可表示為:Adjat(s)=A(s)H1(s)H1(s)=2ξωns+ωn2s2+2ξωns+ωn2·1s+ωc

剩余抖動(dòng)的峰峰為^［4］:Ajpp2ξ(ξ+ξ－1)－12ξ－1(ωc－(ξ+ξ－1)ωn)ωn鎖相環(huán)的3 dB帶寬為^［4］:B=ωn2π(2ξ2+1)(2ξ2+1)2+1

鎖相環(huán)的同步帶應(yīng)該不受鑒相器的控制，而由數(shù)控振蕩器決定，由于小數(shù)分頻器的具體結(jié)構(gòu)，同步帶為:f0/（M+1）≤ΔωH≤f0M鎖相環(huán)的捕捉帶為:Δωp=2.37K2ξωn4 硬件實(shí)驗(yàn)結(jié)果

系統(tǒng)電路設(shè)計(jì)完成后，采用Altera公司的FPGA Cyclone EP1C6Q240CB進(jìn)行實(shí)驗(yàn)驗(yàn)證，并設(shè)計(jì)相應(yīng)的PCB板，用惠普公司的抖動(dòng)測(cè)試儀進(jìn)行性能指標(biāo)測(cè)試，結(jié)果證明其性能指標(biāo)達(dá)到ITUT規(guī)定的指標(biāo)，最大峰值抖動(dòng)在f1~f4 為0.21 UI，f3~f4為0.012 UI。頻率范圍遠(yuǎn)遠(yuǎn)大于±50 ppm，為±100 ppm，達(dá)到了預(yù)期的目的。

5 結(jié) 語(yǔ)

本文針對(duì)通過(guò)以太網(wǎng)傳輸E1信號(hào)的數(shù)據(jù)結(jié)構(gòu)，設(shè)計(jì)出一種全數(shù)字鎖相環(huán)。采用鑒頻、鑒相并置方法，同時(shí)把數(shù)字濾波器融入其中;采用小數(shù)分頻器構(gòu)成數(shù)控振蕩器，從中恢復(fù)E1時(shí)鐘信號(hào)。經(jīng)硬件實(shí)驗(yàn)證實(shí)達(dá)到了設(shè)計(jì)要求，該電路結(jié)構(gòu)簡(jiǎn)單、易于集成到ASIC中去、有較強(qiáng)

的實(shí)用性，便于推廣應(yīng)用。

參 考 文 獻(xiàn)

［1］楊贊，葛寧，林孝康.一種用于SDH 2 Mb/s支路輸出的一種全數(shù)字鎖相環(huán)\\.通信學(xué)報(bào)，1998(2):4551.

［2］John C Eidson.The Application of IEEE1588 to Test and Measurement Systems，2005.

［3］胡春華，石玉.數(shù)字鎖相環(huán)路原理與應(yīng)用\\.上海：上?？茖W(xué)技術(shù)出版社，1990.

［4］Owen H L.Synchronous Digital Hierarchy byte Pointer Justification Vesus VC-12 Payload bit Just Tification Effects\\.Telecommunication System，1995，6(1):97105.

［5］韋樂(lè)平.光同步數(shù)字傳輸網(wǎng)\\.北京：人民郵電出版社，

1993.

［6］萬(wàn)心平，張厥盛，鄭繼禹.鎖相技術(shù)\\.西安：西安電子科技大學(xué)出版社，1991.

［7］Dirk S Mohl.IEEE 1588 Precise Time Synchronization as the Basis for Realtime Applications in Automation，2003.

［8］吳國(guó)新，吉逸.計(jì)算機(jī)網(wǎng)絡(luò)\\.北京：高等教育出版社，

2003.

［9］IEEE Instrumentation and Measurement Society，1588 IEEE Standard for a Precision Clock Synchronization Protocol for Networked Measurement and Control Systems，IEEE，2002.

［10］Cristian F.A Probabilistic Approach to Distributed Clock Synchronization\\.Distributed Computing，1989(3):146158.

［11］IEEE1588 Clock Synchronization Protocol\\.

http://ieee1588.nist，gov.

［12］IEEE 802.11LAN/MAN:Wireless LAN Medium Access(MAC) and Physical Layer(PHY) Specifications，1999.

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請(qǐng)以PDF格式閱讀原文