摘 要：設(shè)計(jì)出一種PWM電流控制模式的降壓型DC/DC變換器控制IC。該芯片采用0.6 μm BCD工藝制程 ，芯片內(nèi)部集成了耐壓的DMOS功率開關(guān)管。芯片具有很寬的輸入范圍(6~23 V)，寬輸出范圍1.22~21 V，工作溫度范圍為-40~85 ℃；具有可編程軟啟動(dòng)、欠壓保護(hù)、熱關(guān)斷等功能。這款芯片只需少量的外部元件即可實(shí)現(xiàn)3A的降壓型的DC/DC變換，可用于分布式電源系統(tǒng)、電池充電器及線性穩(wěn)壓電源的預(yù)調(diào)節(jié)等。

關(guān)鍵詞：DC/DC;降壓;電流模式;脈寬調(diào)制;保護(hù)電路

中圖分類號(hào)：TN432 文獻(xiàn)標(biāo)識(shí)碼：B 文章編號(hào)：1004373X(2008)1800404

Designof a Current Mode PWM DC/DC Bust Controller

LV Jie，WU Yuguang

(Microelectronics Institute，Xidian University，Xi′an，710071，China)

Abstract：In the paper，a current mode PWM DC/DC bust controller is desiged.A highvoltage DMOS power switch is integrated in the chip which is fabricated with 0.6 μm BCD process，it is an excellent chip with a wide input voltage range(6~23 V) and a wide output voltage range(1.22~21 V)，its operation temperature is -40~85 ℃，it is featured with programmable soft start，under voltage lockout，thermal shutdown and so on，it requires a minimum number of external components to complete 3A bust DC/DC convert.It can be used in distributed power systems，battery charger，preregulator for linear regulators.

Keywords：DC/DC;bust;current mode;pulse width modulation;protection circuit

隨著社會(huì)的發(fā)展，人們?cè)谏詈凸ぷ髦械囊苿?dòng)性越來(lái)越強(qiáng)，對(duì)手機(jī)、數(shù)碼相機(jī)、筆記本電腦等便攜式產(chǎn)品的需求越來(lái)越大；電源是各種電子設(shè)備必不可少的組成部分，性能優(yōu)劣直接關(guān)系到電子設(shè)備的技術(shù)指標(biāo)及能否安全可靠地工作；所有電器和電子設(shè)備都需要電源來(lái)維持自身的正常工作，許多領(lǐng)域例如郵電通訊、軍事裝備、交通設(shè)備、儀器設(shè)備、工業(yè)設(shè)備、家用設(shè)備等方面越來(lái)越多的應(yīng)用開關(guān)電源并取得顯著效益。開關(guān)電源作為高效節(jié)能電源，代表著穩(wěn)壓電源的發(fā)展方向，自1992年來(lái)，開關(guān)電源市場(chǎng)以不低于15%的年增長(zhǎng)率持續(xù)增長(zhǎng)，隨著計(jì)算機(jī)及其外轉(zhuǎn)設(shè)備市場(chǎng)的發(fā)展及其通信業(yè)的異軍突起，對(duì)電源芯片提出了更高的指標(biāo)要求。這款芯片內(nèi)部集成了DMOS功率器件，DMOS可以在開關(guān)模式下工作，功耗極低，將耐高壓的DMOS和控制電路集成在一塊芯片上，大幅降低了功率損耗，提高了系統(tǒng)性能，大大地簡(jiǎn)化了應(yīng)用電路。

1 電路結(jié)構(gòu)與工作原理

芯片的總體電路結(jié)構(gòu)如圖1所示，該芯片共有8個(gè)引腳，BS為高電平門驅(qū)動(dòng)的升壓輸入端，它為高壓N溝道MOS開關(guān)管提供驅(qū)動(dòng)；IN為電壓輸入端；SW為開關(guān)電源輸出端，它是為外部電路提供功率的輸出節(jié)點(diǎn)；GND是接地端；FB為反饋輸入端；COMP是補(bǔ)償節(jié)點(diǎn)，在它與地之間接一個(gè)串聯(lián)的RC網(wǎng)絡(luò)來(lái)補(bǔ)償調(diào)節(jié)控制環(huán)路；EN是使能端，它是一個(gè)數(shù)字輸入，可以打開或關(guān)斷芯片：為高時(shí)，芯片可正常工作；為低時(shí)，芯片關(guān)斷；當(dāng)芯片自啟動(dòng)時(shí)，使EN懸空即可；SS是可編程軟啟動(dòng)電路的控制端，在它與地之間接一個(gè)電容便可控制軟啟動(dòng)的周期；如不需軟啟動(dòng)，則懸空SS端。

這款芯片具有很寬的輸入范圍，它能將輸入范圍為6~23 V的電壓降低至1.22 V，并且能夠提供高達(dá)3 A的負(fù)載電流。它采用電流控制模式來(lái)調(diào)節(jié)輸出電壓，電流控制模式有2個(gè)反饋回路：一個(gè)是電壓反饋回路，通過分壓電阻在FB監(jiān)測(cè)輸出電壓，通過內(nèi)部的誤差比較器與基準(zhǔn)電壓相比較，將誤差信號(hào)放大最后傳送至電流比較器的一端；另一個(gè)是電流環(huán)，芯片通過采樣開關(guān)管的電流產(chǎn)生一個(gè)與流過開關(guān)電流成比例的電壓，經(jīng)過電流靈敏放大器與振蕩器的斜波信號(hào)相疊加，將信號(hào)傳送至電流比較器的另一端；由于流過開關(guān)管的電流通常很大，這款芯片的電流限流為3.5 A，這樣采樣電阻造成的功耗是非?？捎^的。常為了減少采樣電阻的功耗，通常采用的采樣電流為與開關(guān)管并聯(lián)的小尺寸管子的電流。

由于采用的是電流控制模式，本身就具備電流限制功能，因此不需要另外設(shè)置電流限制電路，當(dāng)流過開關(guān)管的電流增加時(shí)，一個(gè)正比于該電流的電壓就和振蕩器產(chǎn)生的斜波信號(hào)相疊加，當(dāng)這個(gè)電壓超過誤差比較器的輸出電壓時(shí)，RS鎖存器將會(huì)置零，并且關(guān)斷開關(guān)管。另外由于采用電流控制模式，芯片具有快速的暫態(tài)響應(yīng)。

芯片的主要模塊為振蕩器、誤差放大器、電流靈敏放大器、欠壓保護(hù)電路、過熱保護(hù)電路、軟啟動(dòng)電路、RS鎖存器等。由于篇幅的限制，本文將著重介紹誤差放大器、振蕩器、欠壓保護(hù)電路、過熱保護(hù)電路。

2 芯片主要電路模塊的設(shè)計(jì)及分析

2.1 誤差放大器模塊

誤差放大器是將最終輸出的反饋電壓與基準(zhǔn)電壓進(jìn)行比較，放大兩者的差值，并將結(jié)果送至電流比較器，其結(jié)果與振蕩器產(chǎn)生的方波一起輸入至RS鎖存器中，產(chǎn)生PWM控制信號(hào)，控制開關(guān)管的開啟與關(guān)斷。誤差放大器的具體電路結(jié)構(gòu)如圖2所示。

該電路是一個(gè)不帶補(bǔ)償?shù)娜?jí)運(yùn)算放大器，由于雙極管的失調(diào)電壓較MOS管要小，整個(gè)電路除了電流源外均采用雙極管。其中一、二級(jí)為差分輸入級(jí)，第三級(jí)將雙端的差分信號(hào)變?yōu)閱味溯敵鲂盘?hào)。最后由于COMP端的輸出電阻很大，結(jié)果導(dǎo)致了很大的時(shí)間常數(shù)，為了減少輸出電阻，經(jīng)過一個(gè)共集極輸出到電流比較器，這樣可以提高電路的響應(yīng)速度。M1~M6 構(gòu)成一個(gè)恒流源，其中M3為負(fù)反饋，穩(wěn)定2條支路中的電流，這個(gè)恒流源為M6，M7提供穩(wěn)定的鏡像電流；由于輸入端電壓較低，在1.2~1.3 V左右，Q3，Q4容易進(jìn)入截止區(qū)，為了防止它們截止，影響第一級(jí)的放大和失調(diào)，在電路中，Q1，Q₂采用共集極輸入、射極輸出，將輸入信號(hào)先提升一個(gè)PN結(jié)的電壓，然后再送給Q3，Q4放大；從而提高了電路的輸入電壓范圍；在高增益放大器中，輸出共模電平對(duì)器件的特性和失配相當(dāng)敏感，而且不能通過差動(dòng)反饋來(lái)達(dá)到穩(wěn)定，因此必須增加共模反饋網(wǎng)絡(luò)檢測(cè)2個(gè)輸出端的共模電平，在圖2中，R₃，R5為第二級(jí)運(yùn)放提供共模反饋；當(dāng)反饋電壓FB與設(shè)定的帶隙基準(zhǔn)電壓1.22 V相等時(shí)，電路輸出低電平，當(dāng)FB高于基準(zhǔn)電壓時(shí)，便產(chǎn)生一個(gè)高電平，使鎖存器置位，輸出電壓及反饋電壓下降，直至FB與1.22 V相等；反之亦然。

2.2 振蕩器模塊

這款芯片的振蕩器采用雙振蕩周期工作模式，當(dāng)電路正常工作時(shí)，該模塊為系統(tǒng)提供一個(gè)穩(wěn)定的振蕩頻率為385 kHz的脈沖信號(hào)，以及用于斜坡補(bǔ)償?shù)娜遣ㄐ盘?hào)；當(dāng)芯片在應(yīng)用中由于輸出短路，造成FB端電壓始終為低電平，使得鎖存器在開關(guān)管流過很大電流時(shí)也不能正常置位。由于開關(guān)管流過的電流很大，最大可達(dá)3.5 A，開關(guān)管可能被燒毀。為此設(shè)計(jì)了頻率反饋比較器，當(dāng)FB為低電位時(shí)，振蕩器以42 kHz的頻率振蕩，由于此時(shí)對(duì)電容的充電電流減小，整個(gè)芯片的時(shí)鐘頻率變地很?。s為正常情況下的1%），這樣在同樣情況下，開關(guān)管導(dǎo)通的時(shí)間變短，從而對(duì)開關(guān)管實(shí)施保護(hù)。振蕩器的簡(jiǎn)化示意圖如圖3所示。

在該電路圖中，VBIAS為偏置電壓，F(xiàn)FCout為頻率比較器的輸出，SLOPE為斜坡補(bǔ)償電路提供三角波，V1.0，V0.25是利用電阻對(duì)基準(zhǔn)電壓分壓得到的1 V和0.25 V的電壓，OSCOUT為振蕩器的輸出，圖中的LOGIC MODULE為多級(jí)反相器，用于電路中的信號(hào)延時(shí)。N1和N2產(chǎn)生的電流經(jīng)過鏡像電流源對(duì)電容進(jìn)行充電。P8，N10和P9，N11組成2組傳輸門，當(dāng)振蕩器輸出高電平的時(shí)候，右邊的傳輸門導(dǎo)通，當(dāng)電容上的電壓超過這個(gè)值時(shí)，振蕩器翻轉(zhuǎn)，此時(shí)右邊的傳輸門關(guān)斷，左邊的導(dǎo)通，如此反復(fù)，交替與電容上的電壓比較。正常工作時(shí)，圖1中的頻率比較器輸出高電平，當(dāng)輸出短路時(shí)，比較器輸出低電平，使得N2管截止，通過改變對(duì)電容充電的電流的大小來(lái)改變振蕩器的周期。

2.3 欠壓保護(hù)電路

芯片在實(shí)際的工作中不能保證其輸入電壓始終在額定的最小電壓之上，當(dāng)芯片的輸入電壓低于額定值時(shí)，欠壓保護(hù)電路便將芯片自動(dòng)關(guān)斷。為了防止輸入電壓附近振蕩而引起芯片頻繁的啟動(dòng)與關(guān)斷，這里設(shè)計(jì)的該保護(hù)電路具有一定的遲滯特性。一般的遲滯比較器通常是設(shè)置2個(gè)閾值電壓，采用2個(gè)比較器與采樣電壓相比較不同，通過設(shè)置1個(gè)正反饋，只需1個(gè)比較器即可完成此功能。電路中設(shè)有使能端，將使能端置零時(shí)，可強(qiáng)制關(guān)斷芯片；將UVEN懸空芯片正常工作；具體電路如圖4所示。

圖4中的電壓V_dd是一個(gè)在低6 V跟隨輸入電壓上升，在電源電壓高于5 V時(shí)保持恒定的數(shù)字電壓源，當(dāng)V_dd高于額定電壓時(shí)，LOCK輸出高電平，此時(shí)電路正常工作；當(dāng)V_dd低于額定電壓的時(shí)候，LOCK輸出低電平，通過控制鎖存器關(guān)斷功率MOS管。VBIAS為偏置電壓，N1，P1構(gòu)成恒流源電路，P1與P2，P3，P6構(gòu)成MOS電流鏡式電流源，電流比為其寬長(zhǎng)比。當(dāng)UVEN為零時(shí)，Q₂的基極被嵌位在約0.6 V，經(jīng)過Q₂的be結(jié)使得A點(diǎn)電位為低電平，從而關(guān)斷開關(guān)管；當(dāng)UVEN懸空時(shí)電路正常工作。R₁，R₂，R₃的分壓為比較器的A點(diǎn)提供與V_dd有一定比值的電壓。比較器的另一端為基準(zhǔn)電壓1.22 V。N2 起正反饋的作用，當(dāng)V_dd值正常時(shí)，LOCK輸出為高電平；當(dāng)V_dd為低于閾值的某值時(shí)，LOCK為低電平，此時(shí)N2導(dǎo)通，使A端電位進(jìn)一步降低，使LOCK保持在低電平上。經(jīng)cadence仿真，此電路具有良好的遲滯特性，在對(duì)電路從2.4~2.9 V進(jìn)行掃描時(shí)，遲滯量為340 mV左右，基本滿足設(shè)計(jì)要求。

2.4 熱保護(hù)電路

功率器件的輸出功率不僅受到電學(xué)性能的限制，還受到熱學(xué)性能的限制，為了防止功率DMOS管在高溫下被永久性的損壞，這里設(shè)計(jì)這個(gè)模塊，當(dāng)芯片內(nèi)部溫度過高時(shí)，該模塊會(huì)產(chǎn)生一個(gè)高電平，將鎖存器置位，關(guān)斷DMOS管。

圖5中，R₁，R₂左端為帶隙基準(zhǔn)電路；P5，R4，Q4是基準(zhǔn)源的啟動(dòng)電路；P1，P2，P4組成鏡像電流源，bias為芯片內(nèi)部的一個(gè)偏置電壓；R₁，R₂，R₃組成一個(gè)電壓分壓網(wǎng)絡(luò)。正常情況下，R₂，R₃的電壓為300 mV左右，Q₁和Q₂均截止，因PN結(jié)的正向?qū)妷壕哂胸?fù)的溫度系數(shù)，當(dāng)溫度上升的時(shí)候，他們的正向?qū)妷合陆?，?dāng)溫度超過設(shè)計(jì)溫度的時(shí)候，Q₁和Q₂導(dǎo)通，向R₃灌入一個(gè)電流，抬高了Q₅的基極電壓；此時(shí)由于Q₅的正向?qū)妷阂步档停瑥亩鴮?shí)現(xiàn)了邏輯翻轉(zhuǎn)，使觸發(fā)器翻轉(zhuǎn)，關(guān)斷MOS管，實(shí)現(xiàn)了熱保護(hù)功能。

3 版圖設(shè)計(jì)中提高可靠性的一些措施

（1） 由于該芯片內(nèi)置了面積龐大的功率DMOS管，簡(jiǎn)化了外圍電路、方便了應(yīng)用、提高了集成度、但是也存在一些問題，不斷開關(guān)的功率管引入了電磁干擾，同時(shí)也成為一個(gè)很大的熱源，集成電路芯片溫度升高，將會(huì)引起許多電學(xué)參數(shù)的變化。因此在版圖中需要充分考慮熱分布的合理布局，為防止結(jié)溫過高，在整個(gè)芯片上發(fā)熱器件的布局分布要均衡，不使熱量過分集中，功率較大的管子面積要設(shè)計(jì)地很大，容易受溫度影響的模塊如帶隙基準(zhǔn)等要遠(yuǎn)離發(fā)熱元件。大功率器件盡可能分布在芯片的四周。

（2） 對(duì)于數(shù)?；旌系募呻娐窞榱朔乐箶?shù)模信號(hào)的相互干擾，影響電路的可靠性，電源和地線要設(shè)計(jì)成樹枝狀結(jié)構(gòu)，數(shù)字和模擬部分的電源和地線應(yīng)盡可能單獨(dú)設(shè)計(jì)，到電源和地線的壓焊塊時(shí)才匯合，集中連在一起。

4 仿真和試驗(yàn)結(jié)果

本文中提出的電路采用無(wú)錫晶芯0.6 μmBCD工藝的設(shè)計(jì)規(guī)則設(shè)計(jì)了版圖，圖6是DC/DC變換器的轉(zhuǎn)換效率隨負(fù)載電流的變化曲線，此時(shí)的輸入電壓為10 V、儲(chǔ)能電感為15 μH、濾波電容為10 μF、輸出電壓由上至下分別為5 V，3.3 V，2.5 V。可見輸入電壓一定的情況下，輸出電壓高時(shí)，芯片效率較高。

參 考 文 獻(xiàn)

［1］李靖.中國(guó)開關(guān)電源市場(chǎng)的分析\\.電工技術(shù)雜志，2000（2）：4445，53.

［2］畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)\\.西安：西安交通大學(xué)出版社，2003.

［3］Deng Haifei，Duan Xiaoming，Nick Sun，et al.Monolithically Integrated Boost Converter Based on 0.5μm CMOS Process\\.IEEE Trans.on Power Electronics，2005，20(3):628638.

［4］Harry J M Veendrick.Shortcircuit Dissipation of Static CMOS Circuitry and Its Impact on the Design of Buffer Circuits\\.IEEE Journal of SolidState Circuits，1984，SC19(4):468473.

［5］Tsung Sum Lee，TaiHua Chen.Two MOSFETC

Lowvoltage Fully Differential VoltageControlled Oscillators for Frequency Tuning\\.Circuits and Systems，2002 AsiaPacific Conference，2002，1:237240.

作者簡(jiǎn)介 呂 杰 男，山東煙臺(tái)人，碩士研究生。主要從事模擬集成電路設(shè)計(jì)和電源管理芯片的研究。

吳玉廣 男，江蘇大悟人，西安電子科技大學(xué)微電子學(xué)院教授。主要從事專用集成電路和功率集成電路的設(shè)計(jì)研究。