摘 要：誤碼儀是數(shù)字通信系統(tǒng)性能測試的重要儀器。設計采用國外專用集成誤碼測試芯片DS2172、E1接口芯片DS21554和單片機芯片AT89C52聯(lián)合設計，全部采用高效低功耗芯片，并使用單電源工作，它是一款體積小、重量輕、成本低、便攜式的低速率誤碼測試儀。

關(guān)鍵詞：DS2172；便攜式誤碼儀;網(wǎng)絡測試；AT89C52

DesignofPortableBitErrorRateTester

LI Hong，QI Lin，YANG Liang

(Information Engineering School，Zhengzhou University，Zhengzhou，450052，China)

Abstract：Bit Error Rate Tester (BERT) is an important facility for the performance test of digital communication system.Based on the economical demand and the low speed communication line need，the device makes a choice to use high efficiency and low power chips，and single power.The designation makes the BERT have small volume，low cost，steady performance and portable merits.

Keywords：DS2172;portable bit error rate tester;network testing;AT89C52



1 引 言

隨著通信測試技術(shù)的發(fā)展，通信測試儀器表現(xiàn)出一些共同的發(fā)展趨勢和特點。首先，測試設備的軟件化，智能化程度正在提高。其次，由于通信技術(shù)的發(fā)展迅速，同時通信測試儀器比較昂貴，考慮到投資費用問題，就要求儀器開發(fā)商必須考慮測試設備的測試功能，針對相應領域及成本問題。另外，小型便攜化的設計思想是網(wǎng)絡測試設備發(fā)展的又一個趨勢和特點。由于網(wǎng)絡測試的移動性，需要在同一個網(wǎng)絡的不同測試點進行測試，或者測試物理距離跨度較大的網(wǎng)絡，這都要求網(wǎng)絡測試儀器朝著小型化、便攜式的方向發(fā)展。便攜式通信測試儀器以現(xiàn)場施工和運行維護使用為主要目的，它不強調(diào)追求測試功能的完備性，而重點考慮的是實用性和方便性。本文所設計的便攜式低速率誤碼測試儀就是基于實用、方便、經(jīng)濟方面的要求來進行設計開發(fā)的。

為了實現(xiàn)誤碼儀的功能指標，本文設計的誤碼儀系統(tǒng)總體構(gòu)架分為軟件部分和硬件部分。硬件部分和軟件部分設計均采用模塊化結(jié)構(gòu)，不僅方便了調(diào)試和維護工作，而且提高了CPU的工作效率和系統(tǒng)運行的可靠性。

2 誤碼儀硬件組成部分

硬件部分則包括CPU、擴展存儲器、外部接口、鍵盤、液晶顯示器、看門狗復位電路、電源等模塊。CPU模塊是整個系統(tǒng)的大腦，控制著整個系統(tǒng)的有序運行和進行實時處理，采用MCS-51系列單片機芯片AT89C52作為中央處理器，并配合一片32 kB的外部數(shù)據(jù)存儲空間。誤碼測試模塊選用Dallas公司的DS2172誤碼測試芯片來實現(xiàn)。外部接口為E1線路的接口電路。液晶和鍵盤提供用戶一個交互操作的平臺，使得用戶可以對誤碼儀進行命令干預。此外配合其他必要的外圍電路和擴展電路，誤碼儀硬件系統(tǒng)的組成如圖1所示。

從誤碼測試儀硬件系統(tǒng)框圖中看出，硬件系統(tǒng)主要由以下部分組成：

單片機微處理器 單片機是系統(tǒng)的核心部件，控制硬件接口模塊和人機交互模塊的工作過程和負責監(jiān)督系統(tǒng)的實時狀態(tài)信息；

數(shù)據(jù)存儲器 數(shù)據(jù)存儲器為系統(tǒng)提供32 kB存儲數(shù)據(jù)空間，主要用于測試數(shù)據(jù)信息的記錄和保存；

液晶顯示模塊 主要功能是顯示誤碼測試結(jié)果和顯示實時信息；

復位和看門狗模塊 保證系統(tǒng)上電、掉電情況下可靠復位，并監(jiān)督系統(tǒng)軟件的運行，防止程序受外界干擾“跑飛”；誤碼率測試模塊 負責誤碼和總碼數(shù)的統(tǒng)計和最終誤碼率的計算；

2M接口模塊 可實現(xiàn)測試系統(tǒng)發(fā)送部分和接收部分與2M線路信號的耦合，發(fā)送部分實現(xiàn)2M線路幀格式的產(chǎn)生和碼型的變換，接收部分負責從2M線路數(shù)據(jù)流中恢復數(shù)據(jù)和時鐘；

電源模塊 為系統(tǒng)提供穩(wěn)定可靠的5 V直流電源，根據(jù)實際需要可選擇交流電和干電池供電方式；

時鐘模塊 為系統(tǒng)提供實時時鐘和定時信號；

鍵盤和LED模塊 鍵盤模塊實現(xiàn)人工實時操作，LED模塊用于指示各種報警信息和電源指示。

3 誤碼測試部分介紹

3.1 DS2172簡介

誤碼測試模塊的電路是硬件系統(tǒng)設計的重點，本設計選擇體積很小的DS2172專用芯。DS2172是Dallas Semiconductor公司生產(chǎn)的一種用于通信測試的比特誤碼率測試儀(Bit Error Rate Tester，BERT)芯片。DS2172比特誤碼率測試儀是由可軟件編程的測試模式發(fā)生器、接收器和分析部件構(gòu)成的，它能夠滿足數(shù)字傳輸設備的最嚴格的誤碼性能要求。有兩種測試模式發(fā)生器(偽隨機模式和重復模式)，遵守CCITT/ITU O.151，O.152，O.153和O.161標準。DS2172的工作頻率從0~52 MHz。這個如此寬的工作頻率允許DS2172可用于現(xiàn)有的和未來的測試設備、傳輸設備、交換設備、數(shù)模轉(zhuǎn)換器、網(wǎng)橋等。

DS2172編程可產(chǎn)生任何長度的偽隨機圖案(長度可達232－1 b)，或者可產(chǎn)生任何用戶自己編程的比特圖案(長度從1~32 b)。另外，DS2172能插入單個或從10^-1~10^-7誤碼率來檢驗設備的可操作性和連通性。

3.2 DS2172的功能模塊組成

DS2172主要由四個功能模塊組成：模式發(fā)生器、模式檢測器、比特計數(shù)器和誤碼計數(shù)器以及控制接口(如圖2所示)。模式發(fā)生器可按照用戶的要求產(chǎn)生相應的測試圖案，例如各種周期長度的偽隨機碼和人工碼。模式檢測器識別接收數(shù)據(jù)的圖案，并且將接收數(shù)據(jù)和本地產(chǎn)生的數(shù)據(jù)進行比較，統(tǒng)計比特總數(shù)和誤碼數(shù)。比特計數(shù)器和誤碼計數(shù)器記錄比特總數(shù)和誤碼數(shù)，用戶可在特定的時序讀取數(shù)據(jù)和清零?？刂平涌谔峁?位雙向數(shù)據(jù)/地址復用總線和與微處理器接口必須的控制信號。

3.3 DS2172接口電路連接

DS2172提供8位的并行控制口。外部微控制器和微處理器可通過雙向復用地址/數(shù)據(jù)總線來控制DS2172。DS2172能工作在Intel或Motorola總線時序結(jié)構(gòu)。如果BTS引腳接低電平，選擇Intel時序；如果BTS接高電平，選擇Motorola時序。由于DS2172的地址信息和數(shù)據(jù)信息共用相同的信號通道，所以它的多路復用總線能節(jié)約引腳。而且，DS2172也能容易地與非復用總線接口。DS2172和AT89C52接口電路如圖3所示。

在電路圖中BTS接地，采用Intel總線時序結(jié)構(gòu)。因此用單片機的P0口和DS2172的總線直接相連，讀寫控制信號和地址鎖存信號分別和單片機的P3.7、P3.6和ALE引腳連接。TDATA和RDATA引腳分別與E1接口芯片DS21554的TSER和RSER引腳相連，其余暫不用引腳可接地。

4 軟件部分設計

軟件系統(tǒng)采用模塊化設計，程序結(jié)構(gòu)簡單，調(diào)試方便。主要由主循環(huán)程序和各個中斷服務程序組成，在沒有外部事件中斷請求時，CPU處于等待狀態(tài)，直到有中斷請求打斷，則馬上響應去執(zhí)行相應的服務程序，充分利用了CPU的資源，并且實現(xiàn)了實時處理。

整個軟件系統(tǒng)主要包括初始化程序、誤碼測試子程序、顯示子程序、鍵盤程序設計、以及誤碼率計算子程序等功能模塊。初始化程序模塊中完成對硬件系統(tǒng)中可編程器件的初始化工作；測試子程序?qū)崿F(xiàn)對誤碼測試中測試圖案類型、同步方式、插入的誤碼率等進行編程；誤碼率計算子程序則是實現(xiàn)誤碼率的計算；顯示子程序完成測試結(jié)果的輸出。軟件系統(tǒng)的構(gòu)成和流程圖如圖4所示。

5 結(jié) 語 

本文創(chuàng)新點在于利用經(jīng)濟型單片機處理芯片和誤碼測試專用芯片，開發(fā)了一款經(jīng)濟實用、體積小巧、攜帶和使用方便的低功耗的誤碼儀。它可以廣泛應用于通信系統(tǒng)的各個領域，有很好的應用前景。

參 考 文 獻

［1］劉江，張宏霄，劉洛琨.基于FPGA的誤碼率測試儀的設計與實現(xiàn)［J］ .微計算機信息，2005，21(4)：162-163.

［2］王宏，宋曉峰.數(shù)字通信系統(tǒng)中的誤碼率的區(qū)間估計［J］.現(xiàn)代電子技術(shù)，2006，29(23):46-47，50.

［3］郭衍瑩.現(xiàn)代通信測試技術(shù)和儀器的發(fā)展［J］.電子商務，1999(11)：11-12.

［4］唐曉輝，龐前娟，楊雙.基于FPGA 的E1 接口的誤碼測試儀［J］ .桂林航天工業(yè)高等?？茖W校學報，2004(5)：22-25.



作者簡介 李 宏 女，1978年出生，山西太原人，鄭州大學碩士研究生。主要從事通信與信息系統(tǒng)研究。

齊 林 男，1961年出生，鄭州大學教授。主要研究方向為現(xiàn)代信號處理和通信系統(tǒng)理論。

楊 亮 男，鄭州大學碩士研究生。主要從事通信系統(tǒng)的研究。