摘 要：在全彩LED大屏同步顯示控制系統(tǒng)的設計中，需要采集視頻源計算機顯卡發(fā)送的視頻圖像信號，并將這些信號傳輸?shù)竭h端大屏進行同步顯示。由于視頻信號速率很大及同步顯示的實時性要求，采用ZBT SRAM作為高速視頻信號的緩存。利用ZBT SRAM讀寫操作之間切換快的特點，提出了一種交替讀寫的存儲方法。通過仿真調試表明，此方法極大的節(jié)省了存儲空間，特別適合用于大屏分辨率大，實時性要求高的場合。

關鍵詞：全彩LED大屏；同步顯示；交替讀寫;ZBT SRAM

ZBT SRAM Controller Design for Synchronous Display Control

System of Large Full-Color LED Screen

LIU Jia1，2，GAO Yang2，CAI Linfei3，ZHOU Yan1，LI Junyan1，2，LIANG Zhengkai 3

(1.Information Engineering School，Southwest University of ScienceTechnology，Mianyang，621010，China;2.Institute of Electronic Engineering，CAEP，Mianyang，621900，China;

3.Jiuzhou State Authorized Enterprise Technology Center，Shenzhen，518104，China)

Abstract：In the design of synchronous display control system in large and full-color LED screen，it is needed to collect the video image signal sent by the display card of a computer as video source，and transmit the signal to far large LED screen for synchronous display.Because of the high speed of the video signal and the requirement of real-time for synchronous display，using ZBT SRAM for the storage of high-speed video signal.Using the advantage of quick switching between read and write operation，a storage method of alternant read-write is proposed.It is proved by the simulation debugging that this method can enormously save storage space.It especially fits occasion for large screen which has big resolution ratios and high real-time demand.

Keywords：large and full-color LED screen; synchronous display; alternant read-write;ZBT SRAM



1 引 言

在全彩LED大屏同步顯示控制系統(tǒng)的設計中，需要采集計算機顯卡DVI接口中的視頻圖像信號作為數(shù)據(jù)源，并將這些信號傳輸?shù)竭h端的全彩LED大屏同步顯示。我們設計的全彩LED大屏同步顯示控制系統(tǒng)基于超五類雙絞線傳輸，實現(xiàn)了800×512分辨率、60 Hz幀頻、單色256級灰度的彩色圖像的傳輸與顯示。

全彩LED大屏同步顯示控制系統(tǒng)如圖1所示，由數(shù)據(jù)采集、數(shù)據(jù)處理、數(shù)據(jù)傳輸、顯示驅動等組成。

圖1 LED大屏控制系統(tǒng)框圖

數(shù)字視頻接口采用計算機顯卡的DVI接口，發(fā)送卡數(shù)據(jù)處理部分采用FPGA對數(shù)據(jù)進行流水線處理，如圖2所示。

圖2 發(fā)送卡數(shù)據(jù)處理原理框圖

圖2中，緩沖存儲器進行數(shù)據(jù)緩存，降低數(shù)據(jù)頻率以便處理。顯示區(qū)域選擇模塊控制外部存儲器的數(shù)據(jù)接收，選擇所需顯示的區(qū)域數(shù)據(jù)。反γ校正模塊對灰度數(shù)據(jù)進行校正，由于LED是線性顯示器件，反γ校正將控制電壓和亮度的關系重新恢復為線性關系，使LED能正常顯示。并串轉換將并行數(shù)據(jù)串行化以便傳輸。以上模塊由同步控制器進行時序同步。

根據(jù)前述全彩LED大屏同步顯示控制系統(tǒng)的設計技術指標，單幀視頻信號的存儲量達到800×512×249.4 Mb，視頻信號速率為800×512×24×60590 Mb/s，視頻數(shù)據(jù)流量大并且實時性要求高，需要將高速視頻信號先存入外部存儲器中緩存，且要求外部存儲器有較大容量并且讀寫轉換延遲較小。

目前用來作為緩存的外部存儲器有DRAM，SRAM，SDRAM等。DRAM的存儲容量小，普通SRAM容量也較小，且在讀、寫操作的頻繁切換需要空閑周期，效率較低。SDRAM雖然容量大，但隨機存取時有很多附加操作，效率也較低。

筆者選用三星公司ZBT(Zero-Bus Turnaround，零總線延遲）SRAM芯片K7M163635B作為緩沖存儲器。ZBT SRAM芯片通過有效利用系統(tǒng)總線，在隨機存取時消除了讀、寫操作之間的轉換周期，使得讀寫延遲大大減小。

2 K7M163635B的操作原理

ZBT SRAM是一類具有簡化接口的同步突發(fā)SRAM，這種接口通過消除讀寫操作之間的翻轉或空閑周期利用整個帶寬，解決了高吞吐量、低延遲靜態(tài)存儲器的需求，特別適合有大量讀、寫切換的應用。標準的同步突發(fā)SRAM在讀狀態(tài)和寫狀態(tài)之間轉換需要2~3個空閑周期以便總線進行狀態(tài)切換，這樣就降低了總線利用率，減少了可用帶寬。

圖3比較了標準同步突發(fā)SRAM和ZBT SRAM的讀、寫操作時序。圖3中，idle表示空閑周期。

圖3 兩種SRAM存儲器的讀寫轉換時序比較

ZBT SRAM有直通(Flow-through）和流水線(Pipelined）兩種接口模式，都支持TTL和CMOS I/O接口標準。Flow-through模式下，讀命令發(fā)出一個時鐘周期后可以得到讀取的數(shù)據(jù)，寫命令發(fā)出一個時鐘周期后可以寫數(shù)據(jù)。Pipelined模式下，讀命令發(fā)出兩個時鐘周期后可以得到讀取的數(shù)據(jù)，寫命令發(fā)出兩個時鐘周期后可以寫數(shù)據(jù)。

K7M163635B的存儲容量為512 k×36 b，接口信號主要有時鐘信號、控制信號、地址總線、數(shù)據(jù)總線等。時鐘信號為存儲器實現(xiàn)包括讀、寫操作在內(nèi)的各種操作提供驅動信號；控制信號主要包括ADV，WE_N，CKE_N，OE_N，LBO_N等。ADV是地址控制信號，當ADV置為高電平時，內(nèi)部寄存器加載的新地址為當前寄存器地址加1，若ADV置為低電平則內(nèi)部寄存器加載外部地址；WE_N是讀寫控制信號，WE_N置高允許讀操作，置低允許寫操作；CKE_N是時鐘使能信號，當CKE_N置為高電平時當前輸入被忽略，存儲器保持上一個時鐘周期的輸出數(shù)據(jù)，置為低電平時則能正常操作；OE_N是輸出使能信號，置為高電平時禁止數(shù)據(jù)輸出，置為低電平時允許數(shù)據(jù)輸出；LBO_N是突發(fā)模式控制信號，置為低電平時存儲器為線性突發(fā)模式，讀出的數(shù)據(jù)是按照存儲地址先后順序排列，置為高電平時存儲器為交錯突發(fā)模式，讀出的數(shù)據(jù)是按照存儲地址交錯排列;地址總線SA［18-0］為讀寫操作提供存儲器單元地址尋址信號；數(shù)據(jù)總線DQ［35-0］在讀寫操作時用作與外部交換數(shù)據(jù)。

3 K7M163635B接口控制器的設計

根據(jù)ZBT SRAM的接口信號和時序要求，筆者利用一片Altera Cyclone系列FPGA EP1C6Q240C8產(chǎn)生接口信號，操作ZBT SRAM。FPGA的工作頻率為40 MHz，ZBT SRAM的工作頻率為80 MHz。接口控制器和ZBT SRAM的連接框圖如圖4所示。

圖4 接口控制器與ZBT SRAM的連接

3.1 接口控制器的結構和功能

如圖5所示，接口控制器主要由傳輸層部分、傳輸延時部分、數(shù)據(jù)輸入輸出控制部分、地址控制輸出部分和時鐘控制部分組成。

圖5 接口控制器結構圖

3.2 接口控制器的時序設計及優(yōu)點

對ZBT SRAM進行讀寫操作時，需要在地址總線、數(shù)據(jù)總線上產(chǎn)生適當?shù)目刂菩盘?。例如讀操作(圖6)，需要在時鐘信號的上升沿到來時，在地址總線上產(chǎn)生地址，并在ADV，CKE_N，WE_N，OE_N等引腳產(chǎn)生相應的控制信號，才能在下一個時鐘的上升沿從地址總線上讀出數(shù)據(jù)。

以前多采用SRAM或SDRAM實現(xiàn)視頻信號的緩存，在存儲完一幀信號后將其全部讀出，讀完后再進行下一幀信號的存儲。采用SRAM的缺點是所需容量大，芯片選型困難。對于本設計的技術指標，所需的SRAM容量(即單幀視頻信號的大?。?800×512×249.4 Mb。如果大屏分辨率為1 024×768，色彩灰度級不變，則所需的SRAM容量大小為1 024×768×2418 Mb。而SDRAM則是由于在存取時有很多影響速度的附加操作，在實時性上難以保證。

圖6 K7M163635B讀操作時序

本設計中，視頻源計算機的顯示模式設置為800×600@60 Hz，需要截取屏幕上端800×512大小的區(qū)域進行顯示，筆者采取對DVI接口中輸出的HS(行同步）信號進行計數(shù)的方式來實現(xiàn)。當0≤HS≤511時，DVI接口輸出的是屏幕上需要顯示的區(qū)域，控制器處于讀寫數(shù)據(jù)狀態(tài)；當512≤HS≤599時，DVI接口輸出屏幕上不需要顯示的區(qū)域，控制器處于空閑狀態(tài)。在此顯示模式下，DVI接口輸出信號的點頻為40 MHz。設計了一種交替讀寫存儲器的方法，從有效像素點數(shù)據(jù)進入FPGA開始，存儲器就進入交替讀寫狀態(tài)，按照“寫-讀-寫-讀……”的循環(huán)方式工作，在前一個時鐘上升沿將一個像素點的數(shù)據(jù)寫進存儲器以后，接著在下一個時鐘上升沿將其讀出。由于數(shù)據(jù)寫進存儲器之后馬上讀出，因此此種方法實際上只用到了一個存儲器地址，大大節(jié)省了存儲空間，使存儲器的選型更加靈活。此外，ZBT SRAM讀寫速度快，無任何附加操作，能夠滿足高實時性要求。在工作頻率上，視頻源的點頻為40 MHz，接口控制器工作頻率設定為80 MHz，這種工作方式剛好滿足時序的要求。

4 仿真調試結果

基于以上對接口信號和狀態(tài)轉換的分析，利用Quartus Ⅱ軟件仿真調試，波形如圖7、圖8所示。

圖7為交替讀寫狀態(tài)的波形，圖8為從交替讀寫轉換為空閑狀態(tài)的波形。圖中各狀態(tài)定義：s0，ZBT SRAM空閑狀態(tài)；s1，將數(shù)據(jù)寫入ZBT SRAM；s2，從ZBT SRAM中讀出數(shù)據(jù)。從圖中可看出，控制器能夠良好的在讀寫狀態(tài)之間連續(xù)切換，并且能夠回到空閑狀態(tài)。輸出的數(shù)據(jù)流與輸入數(shù)據(jù)流一致，位置上相差2個時鐘周期。結果表明ZBT SRAM能按照所設計的時序正常工作。

圖7 交替讀寫狀態(tài)仿真波形

圖8 交替讀寫轉換到空閑狀態(tài)仿真波形

5 結 語

采用新型的ZBT SRAM器件，應用循環(huán)交替讀寫的方法，基于FPGA設計了ZBT SRAM接口控制器，滿足了全彩LED大屏同步顯示控制系統(tǒng)中發(fā)送卡的數(shù)據(jù)緩存處理要求。經(jīng)Quartus Ⅱ軟件仿真證明，解決了全彩LED大屏同步顯示控制系統(tǒng)中高速、實時、大容量視頻信號的緩存難題。

該方法可大大節(jié)省存儲器的存儲空間，存取效率高，特別適合LED大屏分辨率較大、實時性要求較高的場合。適當提高接口控制器的工作頻率，甚至可用于分辨率1 024×768以上的全彩LED大屏。

參 考 文 獻

［1］何永泰，黃文卿.基于FPGA的ZBT SRAM接口控制器的設計［J］.自動化技術與應用，2004(10):49-51.

［2］[JP+3]Samsung.DataBook for K7M163635B ZBT SRAM[Z].2005.

［3］蔡林飛，高楊，劉佳，等.LED全彩大屏幕同步顯示系統(tǒng)設計［J］.電視技術，2007，31(3）：31-33.

［4］蔡林飛.LED全彩大屏同步顯示控制系統(tǒng)設計［D］.綿陽:西南科技大學，2007.

［5］ZBT Controller Reference Design［DB/OL］.http://www.altera.com，2003.



作者簡介 劉 佳 男，1980年出生，碩士。主要方向研究為電子工程。

高 楊 男，1972年出生，博士，副研究員。主要研究方向為通信與信息系統(tǒng)、微電子機械系統(tǒng)(MEMS)。

蔡林飛 男，1979年出生，碩士，九洲國家企業(yè)技術中心LED研發(fā)中心工程師。主要研究方向為光電顯示技術。

周 巖 女，1983年出生，碩士研究生。主要研究方向為EDA設計。

李俊艷 女，1984年出生，碩士研究生。主要研究方向為EDA設計。

梁正愷 男，1979年出生，本科，九洲國家企業(yè)技術中心LED研發(fā)中心四室副主任。主要研究方向為光電顯示技術。