摘 要：頭盔顯示器在很多領(lǐng)域正得到廣泛的應(yīng)用，它在微型顯示器上顯示高清晰度圖像，應(yīng)用一定的光學(xué)系統(tǒng)，在人眼前方形成類(lèi)似于電腦顯示屏的虛像，人們可以通過(guò)他來(lái)觀看高清晰度視頻圖像。利用FPGA設(shè)計(jì)頭盔顯示器與HY57V643220 SDRAM之間的接口，主要研究將SDRAM應(yīng)用于顯示系統(tǒng)中作為圖像數(shù)據(jù)存儲(chǔ)器，采用FPGA實(shí)現(xiàn)其讀寫(xiě)控制功能，并產(chǎn)生驅(qū)動(dòng)LCoS成像所需的完整圖像視頻信號(hào)。

關(guān)鍵詞：頭盔顯示器；硅上液晶顯示器；彩色時(shí)序；FPGA；SDRAM

Application and Research about SDRAM in the Head Mounted Display System

WU Yuhua，LIANGChen，LI Li，ZHOU Yukun

(Beijing Electronic Science and Technology Institute，Beijing，100070，China)

Abstract：Head Mounted Display (HMD) is one of the display systems being applied widely in many areas now.It uses the optical system to make the user feel that there is a computer screen before his eyes，but it is really a virtual image.And people can use the HMD to view the high-definition video.This paper introduces that how to use the FPGA to design the interface between Head Mounted Display and HY57V643220 SDRAM.This paper studies that SDRAM used to the image data storage unit，implements SDRAM controller functions to read and write by FPGA.At the same time it generats video signal which can drive LCoS imaging.

Keywords：HMD;LCoS;color sequence;FPGA;SDRAM



SDRAM具有大容量和高速的優(yōu)點(diǎn)，因此在需要高速、大容量存儲(chǔ)器的系統(tǒng)中得到廣泛應(yīng)用，如應(yīng)用在目前的計(jì)算機(jī)內(nèi)存中。但是SDRAM的控制比較復(fù)雜，其接口不能直接與目前廣泛應(yīng)用的普通微處理器連接，例如MCS-51系列、Motorola 68000系列，這樣就限制了SDRAM在微處理器系統(tǒng)中的應(yīng)用。本文設(shè)計(jì)了微型顯示器和SDRAM的接口電路，采用大規(guī)?，F(xiàn)場(chǎng)可編程陣列集成電路FPGA實(shí)現(xiàn)SDRAM的讀寫(xiě)控制器功能，并產(chǎn)生驅(qū)動(dòng)LCoS液晶成像所需的完整圖像視頻信號(hào)，選用了SDRAM是本設(shè)計(jì)的難點(diǎn)和特色。由于SDRAM同時(shí)具有SRAM存取速度快和DRAM集成度高的優(yōu)點(diǎn)，所以選用SDRAM作為幀存儲(chǔ)單元。

1 SDRAM在顯示系統(tǒng)中的應(yīng)用

1.1 SDRAM簡(jiǎn)介

SDRAM是同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Synchronous DRAM)的簡(jiǎn)稱(chēng)，分為PC66，PC100，PC133等不同規(guī)格，而規(guī)格后面的數(shù)字就代表著該內(nèi)存最大所能正常工作系統(tǒng)總線(xiàn)速度，比如PC100，說(shuō)明此內(nèi)存可以在系統(tǒng)總線(xiàn)為100 MHz的電腦中同步工作。與系統(tǒng)總線(xiàn)速度同步，也就是與系統(tǒng)時(shí)鐘同步，這樣就避免了不必要的等待周期，減少數(shù)據(jù)存儲(chǔ)時(shí)間。同步還使存儲(chǔ)控制器知道在哪一個(gè)時(shí)鐘脈沖期由數(shù)據(jù)請(qǐng)求使用，因此數(shù)據(jù)可以在脈沖上升沿開(kāi)始傳輸。SDRAM采用3.3 V工作電壓，168 Pin的DIMM接口，帶寬為64位。

1.2 LCoS顯示器介紹

LCoS顯示器是一類(lèi)新型的反射式顯示器，是半導(dǎo)體VLSI技術(shù)和液晶顯示技術(shù)巧妙結(jié)合的高新技術(shù)產(chǎn)品。他具備低功耗、微型尺寸、超輕重量等特點(diǎn)，在個(gè)人便攜顯示應(yīng)用方面非常有優(yōu)勢(shì)。他通常只有指甲大小，相應(yīng)的像素也就非常小，但配備有用于放大圖像的光學(xué)系統(tǒng)。其技術(shù)核心的關(guān)鍵部件為單晶硅背板(LCoS顯示芯片)，是一塊多功能、多結(jié)構(gòu)的片上系統(tǒng)(SoC)。然而，SoC類(lèi)芯片的設(shè)計(jì)必須全盤(pán)考慮整個(gè)系統(tǒng)的各種情況。正是因?yàn)槿绱嗽O(shè)計(jì)周全，與由分離IC組合的顯示系統(tǒng)相比，SoC類(lèi)芯片可以在同樣的工藝技術(shù)條件下實(shí)現(xiàn)更高性能的系統(tǒng)指標(biāo)?？梢灶A(yù)計(jì)，以系統(tǒng)芯片方式設(shè)計(jì)生產(chǎn)的新一代液晶顯示器。

1.3 SDRAM在顯示系統(tǒng)中的應(yīng)用

在雷達(dá)光柵顯示系統(tǒng)中，應(yīng)用SDRAM作為視頻存儲(chǔ)器時(shí)，采用FPGA實(shí)現(xiàn)控制電路。應(yīng)用于實(shí)際工業(yè)生產(chǎn)現(xiàn)場(chǎng)中的大型LED顯示系統(tǒng)，也需要編寫(xiě)SDRAM接口電路。SDRAM也可以應(yīng)用于LCoS液晶顯示驅(qū)動(dòng)電路中作為圖像數(shù)據(jù)存儲(chǔ)的單元。

2 頭盔顯示器

頭盔顯示器(Head Mount Display)是應(yīng)用非常廣泛的一種顯示系統(tǒng)，他應(yīng)用微型顯示器和一定的光學(xué)系統(tǒng)，在人眼的前方產(chǎn)生類(lèi)似于18到24英寸電腦顯示屏的虛像。如今頭盔顯示器在很多領(lǐng)域得到廣泛的應(yīng)用，如只有太陽(yáng)鏡大小、重量極輕的虛擬現(xiàn)實(shí)眼鏡，醫(yī)療人員在做顯微手術(shù)時(shí)，可用他來(lái)觀察手術(shù)部位的圖像，軍隊(duì)里將他用在飛行員和戰(zhàn)士的頭盔上，在演習(xí)和實(shí)際作戰(zhàn)中使用，在單片LCoS頭盔顯示器中，經(jīng)常用彩色時(shí)序來(lái)形成彩色圖像。

2.1 LCoS彩色時(shí)序顯示原理

彩色時(shí)序是將一場(chǎng)的時(shí)間分成3個(gè)子場(chǎng)，在每個(gè)子場(chǎng)的時(shí)間內(nèi)分別把圖像的R，G，B信號(hào)寫(xiě)入顯示屏，并依次點(diǎn)亮紅綠藍(lán)三色光源，利用人眼的視覺(jué)暫留特性實(shí)現(xiàn)彩色圖像的顯示，在彩色時(shí)序顯示模式下，一場(chǎng)圖像的顯示時(shí)間(T)和各子場(chǎng)的時(shí)間關(guān)系如圖1所示。

2.2 彩色時(shí)序控制器的實(shí)現(xiàn)方法

對(duì)于彩色時(shí)序控制器，采用FPGA作為核心處理器件，外掛高速大容量的存儲(chǔ)器就可以實(shí)現(xiàn)彩色時(shí)序顯示的控制。選用高速FPGA和大容量SDRAM作為緩存，采用乒乓存儲(chǔ)，實(shí)現(xiàn)兩片SDRAM的交替讀寫(xiě)，滿(mǎn)足系統(tǒng)實(shí)時(shí)性要求。

3 SDRAM讀寫(xiě)及切換控制設(shè)計(jì)

3.1 SDRAM HY57V643220介紹

SDRAM與SRAM不同，他只能將數(shù)據(jù)保持很短的時(shí)間。為了保持?jǐn)?shù)據(jù)，SDRAM必須隔一段時(shí)間刷新一次，如果存儲(chǔ)單元沒(méi)有被刷新，數(shù)據(jù)就會(huì)丟失。HY57V643220是4內(nèi)存區(qū)(BANK)×512 k×32 b的SDRAM，其主要性能特點(diǎn)如下：工作電壓為3.3 V，所有的器件引腳都是與LVTTL接口相兼容的；所有的輸入和輸出操作都是在時(shí)鐘CLK上升沿的作用下進(jìn)行;通過(guò)UDQM或者LDQM來(lái)實(shí)現(xiàn)數(shù)據(jù)掩碼功能;刷新周期為4096；可編程的突發(fā)傳輸方式、突發(fā)長(zhǎng)度；可編程的列地址選擇信號(hào)(CAS)潛伏周期。

3.2 整體設(shè)計(jì)

在設(shè)計(jì)中，對(duì)于數(shù)據(jù)變換之后輸出的32 b數(shù)據(jù)，需要按照紅綠藍(lán)分別寫(xiě)入三個(gè)區(qū)，我們可以利用4個(gè)存儲(chǔ)BANK，只用其中的三個(gè)BANK來(lái)分別存儲(chǔ)紅綠藍(lán)圖像數(shù)據(jù)，這樣可以方便的實(shí)現(xiàn)預(yù)期的功能，讀取時(shí)按照BANK0，BANK1，BANK2的順序即可。對(duì)于SDRAM的讀寫(xiě)控制設(shè)計(jì)分為寫(xiě)地址發(fā)生、讀地址發(fā)生和讀寫(xiě)切換三大部分。

3.3 寫(xiě)地址產(chǎn)生模塊

寫(xiě)的過(guò)程是將不同顏色的圖像數(shù)據(jù)存儲(chǔ)到SDRAM中不同的BANK。寫(xiě)地址產(chǎn)生電路由四個(gè)小模塊組成，分別是初始化模塊ini、預(yù)充電模塊ref、寫(xiě)地址產(chǎn)生模塊add以及譯碼電路模塊exe。

輸入信號(hào)有場(chǎng)同步信號(hào)vs、像素時(shí)鐘信號(hào)clk和數(shù)據(jù)寫(xiě)允許信號(hào)sent_en。輸出信號(hào)有地址信號(hào)AD0~AD10(其中在ACTIVE命令時(shí)(寫(xiě)每一行前)：AD0~AD10分別代表所激活的行的地址，之后寫(xiě)入時(shí)AD0~AD7表示所要存儲(chǔ)數(shù)據(jù)的相應(yīng)行的列地址)、BANK的選擇地址BA1、BA0、行選通信號(hào)RAS(低電平有效)、列選通信號(hào)CAS(低電平有效)。

寫(xiě)地址分4個(gè)部分：初始化命令產(chǎn)生部分，自動(dòng)刷新命令產(chǎn)生部分，地址命令產(chǎn)生部分和譯碼執(zhí)行部分。

3.3.1 初始化命令產(chǎn)生

由圖2看到SDRAM初始化過(guò)程是，時(shí)鐘穩(wěn)定后對(duì)所有BANK預(yù)充電，執(zhí)行PRECHARGE命令(pre1為高電平)，所有BANK進(jìn)入空閑狀態(tài)；再經(jīng)過(guò)兩個(gè)自動(dòng)刷新命令(ref1維持兩個(gè)時(shí)鐘周期的高電平)，載入模式寄存器(load_mode為高電平)，即完成SDRAM的初始化操作。在完成初始化操作之后輸出setup變?yōu)楦唠娖?，作為其他模塊的輸入，此時(shí)其他模塊就可以進(jìn)行操作。

3.3.2 自動(dòng)刷新命令產(chǎn)生模塊

此模塊內(nèi)部實(shí)質(zhì)是一個(gè)計(jì)數(shù)器，在初始化完成之后，每15.625 μs輸出ref2出現(xiàn)一個(gè)時(shí)鐘周期長(zhǎng)的高電平，即刷新命令。

3.3.3 寫(xiě)地址產(chǎn)生模塊

SDRAM初始化完成之后，每寫(xiě)完一行，需要一個(gè)預(yù)充電命令關(guān)閉這一行(pre2為高)，接著是激活命令(active為高)，激活下一個(gè)要寫(xiě)的行，然后進(jìn)行寫(xiě)操作(write為高)；寫(xiě)的過(guò)程中，每三個(gè)時(shí)鐘周期依次寫(xiě)不同BANK的同一個(gè)地址單元，寫(xiě)好一個(gè)單元地址數(shù)加1。

3.3.4 譯碼執(zhí)行模塊

前面三個(gè)模塊分別產(chǎn)生寫(xiě)、激活、預(yù)充電等命令要求，但是需要把這些命令要求作為譯碼執(zhí)行模塊的輸入，通過(guò)譯碼產(chǎn)生相應(yīng)的ras_，cas_，we_輸出，進(jìn)而控制SDRAM的寫(xiě)，預(yù)充電等。圖4給出譯碼電路仿真波形。

3.4 讀地址產(chǎn)生模塊

讀地址發(fā)生電路的功能是按順序?qū)⒓t綠藍(lán)圖像數(shù)據(jù)讀取輸出到LCoS顯示屏，由于每種顏色的圖像數(shù)據(jù)分別存儲(chǔ)于3個(gè)BANK，所以讀取時(shí)要按順序分別讀取3個(gè)BANK中的數(shù)據(jù)。

仿真波形如圖5，讀地址模塊的核心也是幾個(gè)計(jì)數(shù)器，采用突發(fā)讀模式，突發(fā)長(zhǎng)度為8，每8個(gè)時(shí)鐘周期進(jìn)行一次讀命令(cas_為低電平)。

3.5 讀寫(xiě)切換電路

實(shí)現(xiàn)兩組存儲(chǔ)器之間讀寫(xiě)的切換是實(shí)現(xiàn)實(shí)時(shí)視頻顯示的關(guān)鍵所在，在一幀的時(shí)間里，在從一組存儲(chǔ)器向LCoS顯示屏輸出圖像數(shù)據(jù)，同時(shí)通過(guò)數(shù)據(jù)變換模塊往另一組存儲(chǔ)器寫(xiě)圖像數(shù)據(jù)，下一幀時(shí)間里將讀寫(xiě)切換過(guò)來(lái)，這樣不斷的交替進(jìn)行，向顯示屏輸出連續(xù)的視頻數(shù)據(jù)，實(shí)現(xiàn)實(shí)時(shí)顯示。這一部分首先要完成兩組SDRAM的讀寫(xiě)地址的切換，由于一幀的時(shí)間為40 ms，我們可以先產(chǎn)生一個(gè)周期為80 ms，脈沖寬度為40 ms的控制信號(hào)sw1，用他來(lái)控制兩組SDRAM的讀寫(xiě)地址切換。

除了讀寫(xiě)地址信號(hào)的切換，同時(shí)還要實(shí)現(xiàn)數(shù)據(jù)輸出切換，即在讀SDRAM1寫(xiě)SDRAM2時(shí)，與顯示屏接口的數(shù)據(jù)輸出口應(yīng)當(dāng)輸出SDRAM1里數(shù)據(jù)，相反在寫(xiě)SDRAM1讀SDRAM2時(shí)，與顯示屏接口的數(shù)據(jù)輸出口應(yīng)當(dāng)輸出SDRAM2里的數(shù)據(jù)。

4 結(jié) 語(yǔ)

本文研究SDRAM和頭盔顯示器的接口電路，使用Verilog硬件描述語(yǔ)言和Quartus Ⅱ編譯環(huán)境，以FPGA作為核心器件，選擇大容量，高速SDRAM作為存儲(chǔ)器設(shè)計(jì)了整個(gè)系統(tǒng)，完成了功能仿真。設(shè)計(jì)主要是根據(jù)模塊化編程，分為三大部分實(shí)現(xiàn)，分別是數(shù)據(jù)變換部分、LCoS顯示屏所需要的時(shí)序信號(hào)產(chǎn)生部分、SDRAM讀寫(xiě)控制以及切換部分。通過(guò)軟件的功能仿真，可以實(shí)現(xiàn)預(yù)設(shè)功能。

參 考 文 獻(xiàn)

［1］成軍，倪旭翔，陸祖康.SDRAM在LCoS液晶驅(qū)動(dòng)接口電路中的應(yīng)用實(shí)現(xiàn)［J］.光學(xué)儀器，2005，27(04):26-30.

［2］趙丕鳳，徐元欣，趙亮，等.多路讀寫(xiě)的接口設(shè)計(jì)［J］.電子技術(shù)應(yīng)用，2002，28(9):11-13.

［3］李家星.基于嵌入式系統(tǒng)和FPGA的通用總線(xiàn)控制器的設(shè)計(jì)與實(shí)現(xiàn)［J］.微計(jì)算機(jī)信息，2007(1)：242-243.

［4］徐虹，葉豐，孟利民.基于圖像處理的SDRAM通用接口設(shè)計(jì)［J］.現(xiàn)代電子技術(shù)，2006，29(16)：67-69.

［5］Sven Heithecker，Rolf Ernst.Traffic Shaping for an FPGA-based SDRAM Controller with Complex QoS Requirements.1515 Broadway，17th Floor New York，NY USA.2005:575-578.

［6］Jun Shao，Brian T Davis.The bit-reversal SDRAM Address Mapping.1515 Broadway，17th Floor New York，NY USA.2005:62-71.

作者簡(jiǎn)介 武玉華 男，1978年出生，山東費(fèi)縣人，碩士，講師。主要研究領(lǐng)域?yàn)殡娮优c信息安全等。