摘 要：針對(duì)音頻BSS（盲源分離）瞬時(shí)模型的多信源多傳感器問(wèn)題，提出一種嚴(yán)格的多路并行同步數(shù)據(jù)采集的ADC方案。首先介紹ADC AD7656的性能特點(diǎn)，提出并實(shí)現(xiàn)一種并行同步多路音頻數(shù)據(jù)采集的系統(tǒng)方案。著重介紹AD7656周?chē)娐返脑O(shè)計(jì)和控制邏輯的實(shí)現(xiàn)，解決多路采集時(shí)序及數(shù)據(jù)分離的難題；設(shè)計(jì)完成PCI采集系統(tǒng)的數(shù)據(jù)接口和驅(qū)動(dòng)程序；采用CPLD作控制核心，簡(jiǎn)化設(shè)計(jì)，且方便應(yīng)用的擴(kuò)展；最后，給出測(cè)試結(jié)果。該系統(tǒng)已實(shí)際應(yīng)用于相關(guān)課題的研究。 

關(guān)鍵詞：AD7656；并行同步；S5933；音頻數(shù)據(jù)采集

中圖分類(lèi)號(hào)：TP335+.1 文獻(xiàn)標(biāo)識(shí)碼：B

文章編號(hào)：1004-373X(2008)10-167-04

Design and Implementation of Multiple Parallel-sync Audio

Data Acquisition System Based on AD7656

LI Shiliang，YANG Jun′an，YE Chunfeng

(Electronic Engineering Institute，Hefei，230037，China)

Abstract：A strict multiple parallel-sync data acquisition program of ADC has extracted to settle the multi-source and multi-sensor problem about instantaneous model of Blind Source Separation(BSS)in audio frequency .The features and functions of ADC AD7656 are introduced in this paper firstly，and then a program of the multiple parallel-sync audio data acquisition is put forward and implemented.The design of AD7656′s around circuits and its control logic are described in detail，the problem of time sequence and data separation is solved as well.The acquisition system′s design of data interface and the driver is indicated.The CPLD is used as control core to simplify the design，also，it is easier to expand the application of the system.The testing results are given at last.Now，the system has been used in related research subject successfully.

Keywords：AD7656;parallel-sync;S5933;audio data collection

1 引 言

隨著媒體技術(shù)的發(fā)展，對(duì)音頻數(shù)據(jù)的采集和處理日趨成熟，尤其在消費(fèi)領(lǐng)域，各種產(chǎn)品層出不窮；然而在信號(hào)分選和處理方面，對(duì)音頻數(shù)據(jù)采集提出了新的要求。比如盲源分離，他要求多路實(shí)時(shí)并行同步地采集數(shù)據(jù)。為滿(mǎn)足這些方面的算法應(yīng)用對(duì)音頻數(shù)據(jù)采集的要求，本文對(duì)多路并行音頻數(shù)據(jù)采集進(jìn)行研究。對(duì)音頻信號(hào)盲源分離可實(shí)現(xiàn)對(duì)強(qiáng)噪聲背景，復(fù)雜信號(hào)環(huán)境下的特定信號(hào)目標(biāo)的分選和識(shí)別；音頻信號(hào)盲源分離是在不知道信源數(shù)目和混合局，利用多傳感器采集的混合數(shù)據(jù)，需要并行的采集多路音頻信號(hào)，且要求各路之間有嚴(yán)格的時(shí)間相關(guān)性，實(shí)現(xiàn)辦法是各路嚴(yán)格地在同一時(shí)刻采樣，且各通道在設(shè)計(jì)和性能上保持一致性。

本文針對(duì)盲源分離對(duì)音頻數(shù)據(jù)采集的要求，采用模數(shù)轉(zhuǎn)換芯片 AD7656及PCI接口芯片S5933設(shè)計(jì)并實(shí)現(xiàn)了一種12路的PCI并行音頻數(shù)據(jù)采集系統(tǒng)。

2 AD7656功能結(jié)構(gòu)與特性

2.1 結(jié)構(gòu)與特性

AD7656是基于iCMOS（industrial CMOS）工藝的一款多通道高分辨率模數(shù)轉(zhuǎn)換芯片。iCMOS是美國(guó)模擬器件公司（ADI）發(fā)布的一種創(chuàng)新的半導(dǎo)體制造工藝，他是將高電壓半導(dǎo)體工藝與亞微米CMOS和互補(bǔ)雙極型工藝相結(jié)合的新技術(shù)。與采用傳統(tǒng)CMOS制造工藝不同，采用iCMOS 制造工藝的模擬IC 能承受高達(dá)30 V電源電壓，同時(shí)能提供突破的性能水平，降低系統(tǒng)設(shè)計(jì)成本，而且降低85%的功耗和減小30%的封裝尺寸^[1，2]。圖1給出AD7656 的功能框圖。AD7656的主要特性如下： 

(1) 6 通道16 b逐次逼近型ADC； 

(2) 最大吞吐率為250 kS/s；

(3) 低功耗: 在供電電壓為5 V、采樣速率為250 kS/s時(shí)的功耗僅為160 mW；

(4) 寬帶寬輸入，高信噪比：輸入頻率為50 kHz 時(shí)的信噪比( SNR) 為85 dB；

(5) 片上2.5 V 基準(zhǔn)電壓源和基準(zhǔn)緩沖器；

(6) 有并行和串行接口； 

(7) 與SPI/QSPI/μWire/DSP 兼容的高速串行接口，串行接口可進(jìn)行菊花鏈?zhǔn)竭B接；

(8) 可通過(guò)引腳或軟件方式配置；

(9) 采用iCMOS工藝技術(shù)；

(10) 64 引腳LQFP封裝。

圖1 AD7656功能框圖

AD7656的6個(gè)通道是獨(dú)立的，每個(gè)通道包含1個(gè)采樣保持電路和1個(gè)16位SAR模數(shù)轉(zhuǎn)換器，由CONVST A、B、C三個(gè)啟動(dòng)信號(hào)控制3對(duì)通道同時(shí)采樣和轉(zhuǎn)換，將3個(gè)信號(hào)連接在一起，便可實(shí)現(xiàn)6路的同時(shí)采樣和轉(zhuǎn)換。

2.2 引腳與功能

AD7656 是逐次逼近型轉(zhuǎn)換器，包括1個(gè)邏輯控制單元和每通道1個(gè)比較器、1個(gè)模/數(shù)轉(zhuǎn)換器、1個(gè)逐次逼近寄存器( SAR) 和1個(gè)輸出緩沖寄存器。轉(zhuǎn)換中的逐次逼近是按對(duì)分原理由控制邏輯電路完成的^[3]。部分引腳功能^[4]描述如下：

AGND，AVcc，VDD，VSS是模擬地和電源；其中AVcc只給ADC內(nèi)核供電；

DGND，DVCC，DRIVE是數(shù)字地和電源，他是數(shù)字電路的參考點(diǎn)；所有電源引腳應(yīng)該接1個(gè)10 μF和1個(gè)0.1 μF的去藕電容到相應(yīng)的地;

V1~V6是信號(hào)的輸入端，其輸入范圍是由RANGE決定的;

REFIN/REFOUT 是參考電壓的輸入輸出引腳;

REFCAPA，REFCAPB，REFCAPC是3對(duì)ADC的參考電壓緩沖去偶引腳， 這幾個(gè)引腳應(yīng)該分別接10 μF和0.1 μF的去偶電容；

CONVST A/B/C 是轉(zhuǎn)換啟動(dòng)信號(hào)輸入，每對(duì)有其相關(guān)的CONVST信號(hào)，當(dāng)他由低電平向高電平跳變時(shí)，相應(yīng)的一對(duì)采樣保持器由跟蹤進(jìn)入保持模式，同時(shí)開(kāi)始轉(zhuǎn)換。當(dāng)然， CONVST輸入信號(hào)也可以使成對(duì)的ADC進(jìn)入低功耗狀態(tài);

STBY，待機(jī)模式控制，當(dāng)他為低電平時(shí)，6路ADC同時(shí)進(jìn)入待機(jī)模式;

BUSY 是忙信號(hào)輸出。高電平指示轉(zhuǎn)換正在進(jìn)行;

RESET 是復(fù)位信號(hào)輸入。上電時(shí)，需有一個(gè)大于100 ns的高電平復(fù)位信號(hào);

CS，RD分別是片選信號(hào)和讀信號(hào)，均為低電平使能;

SER/PAR 是串行/并行選擇輸入信號(hào)。低電平時(shí)選擇并行接口模式;

H/S 是硬件/軟件選擇輸入引腳。低電平時(shí)，AD7656工作在硬件模式;

W/B 是字或字節(jié)模式選擇。低電平時(shí)，結(jié)果以字由DB0~DB15輸出;

DB0~DB15 并行字輸出時(shí)的數(shù)據(jù)輸出引腳。

復(fù)位時(shí)，CONVST需保持高電平，所有寄存器清0，硬件模式下根據(jù)各引腳的邏輯電平對(duì)AD7656進(jìn)行配置，復(fù)位后，AD7656等待CONVST的一個(gè)上升沿啟動(dòng)第一次轉(zhuǎn)換，BUSY是轉(zhuǎn)換正在進(jìn)行的標(biāo)志，BUSY脈沖結(jié)束，標(biāo)志轉(zhuǎn)換已經(jīng)結(jié)束，轉(zhuǎn)換的結(jié)果保存在6個(gè)輸出寄存器中，這時(shí)，結(jié)果可以讀出，在并口字讀出模式下，讀時(shí)序如圖2所示：

圖2 AD7656 并行接口讀操作數(shù)據(jù)流(W/B=0)

新的轉(zhuǎn)換在CONVST一個(gè)大于25 ns的低電平后的上升沿啟動(dòng)，但在結(jié)果讀出前，不能啟動(dòng)新的轉(zhuǎn)換。

3 并行同步多路采集的系統(tǒng)構(gòu)成與電路設(shè)計(jì)

3.1 采集系統(tǒng)構(gòu)成

根據(jù)聲信號(hào)的盲源分離對(duì)傳感器的要求，考慮采用2片AD7656實(shí)現(xiàn)12路并行數(shù)據(jù)采集，接口部分采用其高速并行16位口分別與32位PCI總線(xiàn)高低16位相連，然后用軟件的方法對(duì)12路信號(hào)進(jìn)行分離。同步和時(shí)序采用CPLD實(shí)現(xiàn)。具體方案圖如圖3所示。

2塊AD的所有控制信號(hào)共用，配置也完全一樣，在一個(gè)CONVST信號(hào)控制下同步轉(zhuǎn)換，結(jié)果通過(guò)循環(huán)讀送入FIFO，S5933通過(guò)FIFO直接DMA通道將數(shù)據(jù)送入內(nèi)存，整個(gè)流程由CPLD控制邏輯實(shí)現(xiàn)同步與協(xié)調(diào)；通過(guò)接受來(lái)自PCI總線(xiàn)的命令和修改CPLD程序，可以很好地?cái)U(kuò)展和修改系統(tǒng)的功能，適應(yīng)不同的應(yīng)用需要。

系統(tǒng)設(shè)計(jì)的重點(diǎn)在A(yíng)D7656前端和周?chē)娐?，這也是實(shí)現(xiàn)應(yīng)用的關(guān)鍵；難點(diǎn)在PCI接口和驅(qū)動(dòng)的實(shí)現(xiàn)及整個(gè)系統(tǒng)的協(xié)調(diào)控制上，以下對(duì)此分別論述。

圖3 具體方案圖

3.2 AD7656周?chē)娐返脑O(shè)計(jì)

如圖4所示，AD7656的外圍電路比較簡(jiǎn)單，除開(kāi)對(duì)電源引腳的去偶，就是控制信號(hào)的配置連接。兩塊AD7656的配置是一樣的，相同的信號(hào)連接在一起，以保證同時(shí)采集和各通道性能的一致性。其中，6個(gè)CONVST連接在一起共用為1個(gè)CONVST信號(hào)，與復(fù)位信號(hào)RESET，讀信號(hào)RD[TX-]，片選CS[TX-]，待機(jī)信號(hào)STBY[TX-]，及忙信號(hào)BUSY一起輸入到CPLD，由CPLD提供時(shí)序控制。其余信號(hào)根據(jù)需要配置成相應(yīng)的高低電平。

圖4 AD7656的外圍電路

在A(yíng)/D的前端，還需要濾波和對(duì)信號(hào)電平的進(jìn)行調(diào)整^[5]。濾波要根據(jù)輸入信號(hào)的范圍設(shè)計(jì)濾波電路，這里直接利用運(yùn)放設(shè)計(jì)了有源濾波電路，截止頻率設(shè)定在30.3 kHz，有源濾波電路如圖5所示。截止頻率由公式fc=1/RC設(shè)定。

圖5 有源濾波電路

信號(hào)電平的調(diào)整要根據(jù)輸入信號(hào)的范圍及A/D可接受的電平范圍來(lái)調(diào)整放大的倍數(shù)，整個(gè)的前端必須要考慮去噪的效果，同時(shí)防止引入其他的噪聲。具體的措施有：良好的接地，大面積的鋪地；保持各路在設(shè)計(jì)上的一致性，保證隔離以防止互擾。對(duì)電源引腳要去藕和濾波。

值得注意的是：在繪制PCB 版圖時(shí)^[3]，要注意將AD7656 的模擬和數(shù)字部分分開(kāi)布局，并把他們放在板上的特定區(qū)域，這樣可以使地層比較容易分開(kāi)，使用起來(lái)比較方便。數(shù)字地層和模擬地層應(yīng)該在板上的適當(dāng)?shù)牡胤竭B接到一起，可以用0 Ω電阻器，也可以使用磁珠或直接用焊錫直接連接。建議在布線(xiàn)的時(shí)候不要將數(shù)據(jù)線(xiàn)布在該器件的正下方，因?yàn)檫@樣做會(huì)使信號(hào)和噪聲混在一起。電源線(xiàn)應(yīng)該盡量粗一些，這樣可以減小電源線(xiàn)的脈沖干擾。去偶電容器應(yīng)盡量地靠近器件，之間的連線(xiàn)要盡量短以減小感抗。

3.3 時(shí)序控制和數(shù)據(jù)接口的實(shí)現(xiàn)

數(shù)字接口部分要實(shí)現(xiàn)的功能包括A/D的復(fù)位、采樣轉(zhuǎn)換的啟動(dòng)和轉(zhuǎn)換結(jié)果的讀出；A/D與FIFO，F(xiàn)IFO與S5933內(nèi)部FIFO及S5933與驅(qū)動(dòng)程序的協(xié)調(diào)與同步。

3.3.1 A/D的時(shí)序和控制

時(shí)序控制都由CPLD產(chǎn)生，對(duì)AD7656而言，相關(guān)信號(hào)是圖4中連接到CPLD的幾個(gè)信號(hào)。首先，AD7656上電時(shí)需要復(fù)位，每次轉(zhuǎn)換需要一個(gè)啟動(dòng)信號(hào)啟動(dòng)；其次，轉(zhuǎn)換完成后，要在下一次轉(zhuǎn)換開(kāi)始前，把存于6個(gè)寄存器當(dāng)中的結(jié)果讀出來(lái)。根據(jù)這些要求，主要的控制時(shí)序有：

復(fù)位及轉(zhuǎn)換啟動(dòng)信號(hào)的產(chǎn)生

RESET信號(hào)由一個(gè)5位2進(jìn)制計(jì)數(shù)器產(chǎn)生，上電時(shí)，計(jì)數(shù)器對(duì)33 MHz的PCI時(shí)鐘計(jì)數(shù)，產(chǎn)生一個(gè)600 ns的復(fù)位脈沖后；計(jì)數(shù)器清零；重新上電或收到計(jì)算機(jī)復(fù)位指令，再計(jì)數(shù)產(chǎn)生一個(gè)復(fù)位脈沖。部分程序如下：



case count is

when \"00000\" => ad_rst <=′0′;fifo_oe <=′0′;

when \"00001\" =>rd_pfifo <=′1′;fifo_oe <=′1′;

when \"00010\" => rd_pfifo <=′0′;ad_rst<=′1′;

when \"01000\" => divider <=DB; --set frequency dividing ratio

when \"11100\" => ad_rst<=′1′; rd_pfifo<=′1′;

when \"11101\" => fifo_oe <=′0′;

when \"11111\" => reset<=′1′;

when others =>1;

end case;

轉(zhuǎn)換啟動(dòng)信號(hào)CONVST直接對(duì)時(shí)鐘進(jìn)行分頻得到，分頻系數(shù)divider根據(jù)需要由計(jì)算機(jī)在復(fù)位時(shí)設(shè)定。

轉(zhuǎn)換結(jié)果的讀出：

在轉(zhuǎn)換結(jié)束和下一次轉(zhuǎn)換開(kāi)始前，要產(chǎn)生6個(gè)讀信號(hào)將結(jié)果讀出并送到FIFO中去。6個(gè)讀脈沖也是由計(jì)數(shù)產(chǎn)生。仿真時(shí)序圖(見(jiàn)圖2)如下：

其中，ad_rd是低電平使能的，而fifo_wclk是上升沿有效。

圖6 AD的讀時(shí)序

本文所述數(shù)據(jù)采集卡數(shù)據(jù)量比較大，特別是12路的數(shù)據(jù)要一起送入內(nèi)存，不得不混雜在一起傳輸，同步問(wèn)題就顯得尤為重要，否則，在分離數(shù)據(jù)時(shí)就極易發(fā)生路與路之間的混疊。為解決同步問(wèn)題，系統(tǒng)只使用了BPCLK一個(gè)時(shí)鐘，同時(shí)，利用EPM7128S的5 ns的延遲，解決A/D與外部FIFO，外部FIFO與S5933內(nèi)部FIFO之間的讀寫(xiě)同步；保證每一個(gè)數(shù)據(jù)都不丟失，每一個(gè)數(shù)據(jù)都不重復(fù)讀，不插入任何一個(gè)無(wú)用數(shù)據(jù)。

3.3.2 數(shù)據(jù)接口的實(shí)現(xiàn)

S5933有PCI總線(xiàn)接口、ADD-ON總線(xiàn)接口和外部只讀存儲(chǔ)器(NV-RAM)接口3種總線(xiàn)接口^[6]。其中NV-RAM接口連接外部E2PROM，用于在系統(tǒng)上電初始化時(shí)對(duì)S5933內(nèi)部寄存器進(jìn)行配置，PCI配置空間可以通過(guò)串行或并行E2PROM配置。數(shù)據(jù)傳輸則在PCI接口與ADD-ON接口之間進(jìn)行。PCI接口直接連接至PCI總線(xiàn)，替用戶(hù)管理PCI總線(xiàn)；ADD-ON接口則面向擴(kuò)展邏輯，他也是用戶(hù)最為需要關(guān)注的地方。S5933為用戶(hù)提供MAILBOX方式、FIFO方式和PASS-THRU方式3種數(shù)據(jù)傳輸方式。MAILBOX可用來(lái)在A(yíng)DD-ON和PCI總線(xiàn)之間傳輸命令和控制信息。PASS-THRU為直通通道，S5933芯片和板卡上的本地邏輯通過(guò)引腳信號(hào)BPCLK，PTATN#，PTWR，PTADR#，PTRDY#的握手來(lái)完成PASS-THRU傳輸。本文采用FIFO方式實(shí)現(xiàn)數(shù)據(jù)DMA傳輸。

S5933內(nèi)部有輸出FIFO和輸入FIFO兩個(gè)單向的FIFO。每個(gè)FIFO的深度是8位，寬度是32位。S5933可通過(guò)他的FIFO接口在PCI總線(xiàn)上進(jìn)行DMA(總線(xiàn)主控)傳輸。兩個(gè)FIFO是獨(dú)立單向的。一個(gè)用來(lái)將PCI總線(xiàn)上的數(shù)據(jù)傳輸?shù)紸DD-ON總線(xiàn)，另一個(gè)則將ADD-ON上的數(shù)據(jù)傳輸?shù)絇CI總線(xiàn)。主機(jī)和用戶(hù)CPU可以通過(guò)訪(fǎng)問(wèn)控制寄存器的方式來(lái)訪(fǎng)問(wèn)FIFO。用戶(hù)還可以通過(guò)WRFIFO#，RDFIFO#，WFULL，RDEMPTY，BPCLK這幾個(gè)引腳來(lái)直接讀寫(xiě)FIFO。直接讀寫(xiě)FIFO有2種工作方式：同步方式和異步方式。在同步方式下，WRFIFO#，RDFIFO#為FIFO讀寫(xiě)使能信號(hào)，在BPCLK的上升沿寫(xiě)入和讀出數(shù)據(jù)，輸出引腳BPCLK輸出33 MHz信號(hào)。在異步方式下，WRFIFO#和RDFIFO#為FIFO的寫(xiě)信號(hào)和讀信號(hào)。WRFULL為輸出FIFO滿(mǎn)信號(hào)，RDEMPTY為輸入FIFO空信號(hào)。在設(shè)置時(shí)，RDEMPTY為高電平表示系統(tǒng)命令已被ADD-ON全部讀出。

本系統(tǒng)采用同步方式將ADD-ON數(shù)據(jù)以DMA方式送入計(jì)算機(jī)內(nèi)存，當(dāng)寫(xiě)滿(mǎn)時(shí)，WRFULL變?yōu)楦唠娖?，產(chǎn)生DMA中斷，驅(qū)動(dòng)一次DMA將S5933 FIFO的數(shù)據(jù)讀出。

3.3.3 驅(qū)動(dòng)程序設(shè)計(jì)

ＡＭＣＣＳ5933操作簡(jiǎn)單，通過(guò)他內(nèi)部ＦＩＦＯ接口在ＰＣＩ總線(xiàn)上進(jìn)行ＤＭＡ高速數(shù)據(jù)傳輸，非常符合傳輸卡應(yīng)用需要^[7]。PCI數(shù)據(jù)采集設(shè)備需要設(shè)備驅(qū)動(dòng)程序的支持?？刂平涌谠O(shè)備的工作，完成數(shù)據(jù)傳輸?shù)娜蝿?wù)。驅(qū)動(dòng)程序不會(huì)獨(dú)立地存在，而是操作系統(tǒng)的一部分。通過(guò)設(shè)備驅(qū)動(dòng)程序，多個(gè)進(jìn)程可以同時(shí)使用這些資源，從而可以實(shí)現(xiàn)多進(jìn)程運(yùn)行。

為了完成DMA操作，在自己開(kāi)發(fā)的驅(qū)動(dòng)程序中，首先對(duì)硬件中斷端口進(jìn)行虛擬化，編寫(xiě)好中斷處理程序，然后根據(jù)自己的需要在內(nèi)存中開(kāi)辟并鎖定一塊物理地址連續(xù)的內(nèi)存，同時(shí)把首地址返回給應(yīng)用程序。并和驅(qū)動(dòng)程序申請(qǐng)的資源結(jié)合起來(lái)，完成DMA操作，DMA操作完時(shí)，便會(huì)產(chǎn)生中斷信號(hào)，調(diào)用中斷服務(wù)程序，進(jìn)行數(shù)據(jù)拷、DMA通道設(shè)置等工作。程序流程如圖7所示。

圖7 單路輸出波形

按照以上流程設(shè)計(jì)驅(qū)動(dòng)程序，關(guān)鍵需要解決問(wèn)題有:驅(qū)動(dòng)程序訪(fǎng)問(wèn)硬件;ＤＭＡ傳輸;中斷處理;驅(qū)動(dòng)程序和應(yīng)用程序通信。

這里選擇Numega DriverWorks作為驅(qū)動(dòng)程序開(kāi)發(fā)工具而不是直接使用Microsoft DDK，原因是驅(qū)動(dòng)程序的開(kāi)發(fā)可以采用面向?qū)ο蟮目蚣芙Y(jié)構(gòu)，開(kāi)發(fā)人員可以通過(guò)標(biāo)準(zhǔn)接口訪(fǎng)問(wèn)系統(tǒng)核心。

此外，使用DriverWorks中的DriverWizard向?qū)Чぞ?，可以在VC環(huán)境中建立驅(qū)動(dòng)程序框架，在此基礎(chǔ)上根據(jù)具體應(yīng)用要求添加相應(yīng)代碼實(shí)現(xiàn)特定功能，大大簡(jiǎn)化了開(kāi)發(fā)過(guò)程并使程序具有可擴(kuò)展性。

4 調(diào)試與測(cè)試

為驗(yàn)證系統(tǒng)的有效性，采用標(biāo)準(zhǔn)信號(hào)源產(chǎn)生的正弦波信號(hào)對(duì)板卡進(jìn)行了測(cè)試。并給出部分測(cè)試的結(jié)果和數(shù)據(jù)。由于2個(gè)AD7656分別使用了PCI總線(xiàn)的高低16位2路傳輸，每路只包含6個(gè)通道混在一起的數(shù)據(jù)，測(cè)試中上下二路情況是一樣的，這里，僅給出上面一路的實(shí)驗(yàn)情況及結(jié)果。

其中，圖8是在輸入一路正弦波，分離后該路顯示的波形圖；圖9是輸入一路正弦波，第6路下拉到地，其余接參考電位，并按幀分離后的顯示結(jié)果。

圖8 分離效果圖1

圖9 分離效果圖2

輸入正弦波（Vp-p=1 V），由實(shí)測(cè)數(shù)據(jù)得到輸出信噪比為：60.85 dB。

測(cè)試結(jié)果表明，數(shù)據(jù)完全分離開(kāi)了，各路間沒(méi)有互擾，信噪比達(dá)到了設(shè)計(jì)要求系統(tǒng)經(jīng)過(guò)調(diào)試，系統(tǒng)已成功應(yīng)用于基于盲源分離的戰(zhàn)場(chǎng)目標(biāo)聲探測(cè)等2個(gè)課題研究，實(shí)踐證明，該系統(tǒng)穩(wěn)定可靠。

參 考 文 獻(xiàn)

［1］佚名.ADI推出iCMOS模擬IC頓起波瀾[J].今日電子，2004（12）：135.

［2］劉新光.高性能ADC相繼出臺(tái)，工業(yè)和通信領(lǐng)域備受關(guān)注[J].電子產(chǎn)品世界，2005（2）：92-94.

［3］陳茹梅，郭建碩.AD7656型模/數(shù)轉(zhuǎn)換器在信號(hào)采集系統(tǒng)中的應(yīng)用[J].國(guó)外電子元器件，2006（2）：67-71.

［4］ANALOG DEVICES，250 kSPS，6-Channel，Simultaneous Sampling，Bipolar 16-/14-/12-Bit ADC—— AD765x Data Book.

［5］周林，殷俠.數(shù)據(jù)采集與分析技術(shù)[M].西安：西安電子科技大學(xué)出版社，2005.

［6］A MCC公司，S5933 32-Bit PCI \"MatchMaker\" February 12，1997 Revised October 1998.

［7］胡修林，劉可.一種PCI總線(xiàn)高速數(shù)據(jù)傳輸卡WDM驅(qū)動(dòng)程序開(kāi)發(fā)[J].計(jì)算機(jī)與數(shù)字工程，2004，33(5):96-99.

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請(qǐng)以PDF格式閱讀原文。