摘要：本文主要研究如何利用MAX+PlusII或QuartusII虛擬平臺(tái)進(jìn)行計(jì)算機(jī)系統(tǒng)硬件課程設(shè)計(jì)的虛擬實(shí)踐方案。

關(guān)鍵詞：EDA；硬件課程；實(shí)踐方案

中圖分類號(hào)：G642文獻(xiàn)標(biāo)識(shí)碼：B

文章編號(hào)：1672-5913(2007)14-0090-04

在當(dāng)前的培養(yǎng)方案中，各高校都非常重視計(jì)算機(jī)專業(yè)課程的教學(xué)和實(shí)踐過(guò)程，訓(xùn)練學(xué)生的思考能力、動(dòng)手能力和創(chuàng)新能力。而虛擬實(shí)踐的實(shí)現(xiàn)既能夠達(dá)到教學(xué)目標(biāo)，又能夠節(jié)省實(shí)驗(yàn)資源，還可激發(fā)學(xué)生的學(xué)習(xí)興趣，鼓勵(lì)優(yōu)秀的學(xué)生不受實(shí)驗(yàn)器件的限制而自行設(shè)計(jì)新的實(shí)踐內(nèi)容，以達(dá)到進(jìn)一步提高動(dòng)手能力及創(chuàng)新能力的目的。

1國(guó)內(nèi)外計(jì)算機(jī)硬件課程實(shí)踐教學(xué)現(xiàn)狀

對(duì)于計(jì)算機(jī)組成原理等這樣較大規(guī)模的硬件系統(tǒng)課程實(shí)踐而言，為了加深學(xué)生對(duì)計(jì)算機(jī)組成、工作原理及整機(jī)概念的理解，學(xué)生需要利用中大規(guī)模集成電路等器件對(duì)計(jì)算機(jī)系統(tǒng)的組成進(jìn)行分析、設(shè)計(jì)、實(shí)現(xiàn)、測(cè)試和驗(yàn)證。當(dāng)前，這些器件和整機(jī)的設(shè)計(jì)與實(shí)現(xiàn)基本上是在實(shí)驗(yàn)室特定的硬件平臺(tái)上進(jìn)行的，由于實(shí)驗(yàn)經(jīng)費(fèi)有限、硬件平臺(tái)數(shù)量的限制，學(xué)生參與的實(shí)驗(yàn)多半是驗(yàn)證性的實(shí)驗(yàn)，導(dǎo)致學(xué)生對(duì)實(shí)驗(yàn)喪失興趣，抄寫實(shí)驗(yàn)報(bào)告的現(xiàn)象非常嚴(yán)重。因此，在進(jìn)行課程實(shí)踐過(guò)程中，傳統(tǒng)的實(shí)驗(yàn)?zāi)Ｊ讲荒軐?duì)學(xué)生因材施教，束縛了對(duì)學(xué)生創(chuàng)新能力的培養(yǎng)。

各大學(xué)提供的課程項(xiàng)目實(shí)驗(yàn)的內(nèi)容差別不大，一般都有運(yùn)算器實(shí)驗(yàn)、控制器實(shí)驗(yàn)、存貯系統(tǒng)實(shí)驗(yàn)等單項(xiàng)實(shí)驗(yàn)。研究型大學(xué)會(huì)要求學(xué)生分組完成一、兩個(gè)綜合性的實(shí)驗(yàn)項(xiàng)目。如計(jì)算機(jī)系統(tǒng)的整機(jī)設(shè)計(jì)。雖然各大學(xué)提供的課程實(shí)驗(yàn)的內(nèi)容差別不大，但各大學(xué)在如何完成課程實(shí)驗(yàn)的實(shí)現(xiàn)方式上有較大區(qū)別，綜合起來(lái)有五種模式：

(1) 基于匯編：實(shí)驗(yàn)通過(guò)編寫相應(yīng)的匯編語(yǔ)言程序來(lái)完成，可幫助學(xué)生理解與系統(tǒng)組成有關(guān)的一部分主要思想。這種實(shí)驗(yàn)方式簡(jiǎn)單易行，但無(wú)法了解到詳細(xì)的硬件設(shè)計(jì)。

(2) 基于仿真系統(tǒng)：實(shí)驗(yàn)通過(guò)專門設(shè)計(jì)的仿真系統(tǒng)來(lái)完成，這也是一種用軟的方法來(lái)完成硬件實(shí)驗(yàn)的主要途徑。國(guó)外有很多大學(xué)采用，也有很多流行的仿真軟件。比如winDLX，使用DLX仿真器、對(duì)程序進(jìn)行性能分析，認(rèn)識(shí)數(shù)據(jù)相關(guān)、控制相關(guān)、結(jié)構(gòu)相關(guān)、相關(guān)專用通路的概念以及它們對(duì)性能的影響。還可以設(shè)計(jì)不同的流水線控制策略，評(píng)價(jià)不同流水線對(duì)性能的影響。通過(guò)仿真的手段，設(shè)計(jì)并驗(yàn)證cache組織對(duì)計(jì)算機(jī)性能的影響等。

(3) 基于高級(jí)語(yǔ)言：學(xué)生通過(guò)JAVA、DELPHI、PowerBuilder、C/C++、VC、Vb等編程語(yǔ)言自己編寫類似WinDLE的仿真環(huán)境。

(4) 基于EDA平臺(tái)：實(shí)驗(yàn)借助于EDA(比如，Altera公司的MAX+PlusII及QuartusII)平臺(tái)，利用硬件編程語(yǔ)言(VHDL)編寫程序，編譯后下載到在系統(tǒng)可編程芯片SoC上，即可完成諸如數(shù)據(jù)通路、CPU等的設(shè)計(jì)。這種實(shí)驗(yàn)方式可充分利用VHDL自身的特點(diǎn)，即用軟件的方式來(lái)設(shè)計(jì)硬件，修改起來(lái)十分方便。這無(wú)疑是一種較為先進(jìn)的實(shí)驗(yàn)方式，但一方面學(xué)生理解掌握VHDL語(yǔ)言需要一定的時(shí)間，另一方面對(duì)實(shí)驗(yàn)室的硬件配置也有較高的要求，需要有相應(yīng)的EDA工具等等。

(5) 基于專門的實(shí)驗(yàn)計(jì)算機(jī)系統(tǒng)：在專門設(shè)計(jì)的實(shí)驗(yàn)計(jì)算機(jī)系統(tǒng)上完成課程實(shí)驗(yàn)。這種實(shí)驗(yàn)方式國(guó)內(nèi)的大學(xué)采用的較多。如清華大學(xué)根據(jù)目前計(jì)算機(jī)和集成電路技術(shù)的發(fā)展現(xiàn)狀，設(shè)計(jì)研制了“開放式教學(xué)CPU設(shè)計(jì)與測(cè)試系統(tǒng)”，通過(guò)這個(gè)開放式的設(shè)計(jì)型、研究型大型教學(xué)實(shí)驗(yàn)，使實(shí)驗(yàn)者不僅能夠?qū)W習(xí)CPU的設(shè)計(jì)、驗(yàn)證和測(cè)試方法，還能夠更進(jìn)一步的理解計(jì)算機(jī)原理和組成以及系統(tǒng)結(jié)構(gòu)方面的知識(shí)，同時(shí)學(xué)習(xí)一些相關(guān)EDA工具軟件的使用方法。在04年，清華本科生使用該實(shí)驗(yàn)裝置成功的完成了課程實(shí)踐。他們不僅設(shè)計(jì)出自己的CPU，而且百花齊放，設(shè)計(jì)中簡(jiǎn)單的有無(wú)流水無(wú)cache的、稍復(fù)雜的有2級(jí)流水(無(wú)cache)到5級(jí)流水(無(wú)cache)到5級(jí)流水(帶cache)到超標(biāo)量的CPU。

上述幾種實(shí)現(xiàn)方式雖然不同，但都具有幫助學(xué)生加深對(duì)基本概念和理論知識(shí)的理解的作用。同時(shí)每種實(shí)現(xiàn)方式也都具有自身的特點(diǎn)，各校一般都結(jié)合本校的特點(diǎn)和具體的實(shí)驗(yàn)內(nèi)容選取其中一種或綜合采用其中某幾種。

2虛擬化實(shí)驗(yàn)平臺(tái)的選擇

通過(guò)對(duì)國(guó)內(nèi)外相關(guān)情況的調(diào)查、分析、研究，我們考慮可以利用復(fù)雜可編程邏輯設(shè)計(jì)器件(CPLD)設(shè)計(jì)軟件作為電子設(shè)計(jì)自動(dòng)化(EDA)實(shí)驗(yàn)平臺(tái)，模擬真實(shí)的硬件平臺(tái)，從而達(dá)到虛擬化計(jì)算機(jī)系統(tǒng)硬件實(shí)驗(yàn)的目的。Altera公司的MAX+PlusII及QuartusII平臺(tái)是完全集成化、易學(xué)易用的可編程邏輯設(shè)計(jì)環(huán)境，主要用于設(shè)計(jì)新器件和中大規(guī)模CPLD/FPGA。它具有硬件描述語(yǔ)言、電路原理圖、時(shí)序圖等多種輸入方式，利用其所提供的標(biāo)準(zhǔn)門電路、芯片等邏輯器件，完成數(shù)字電路從設(shè)計(jì)輸入、編輯、編譯、仿真、封裝到下載的全過(guò)程。MAX+PlusII及QuartusII平臺(tái)可以保證所設(shè)計(jì)系統(tǒng)的可靠性、高效性和靈活性，其強(qiáng)大的圖形界面和完整的幫助文檔，使學(xué)生能夠輕松快速地掌握和使用該EDA平臺(tái)，進(jìn)行邏輯電路及相關(guān)系統(tǒng)的設(shè)計(jì)。

近幾年來(lái)隨著計(jì)算機(jī)和微電子技術(shù)的發(fā)展，CPU的設(shè)計(jì)一直是國(guó)內(nèi)外研究的熱點(diǎn)。計(jì)算機(jī)系統(tǒng)設(shè)計(jì)方法和手段都發(fā)生了巨大變化。美國(guó)加州伯克力分校、西北大學(xué)等著名高校開設(shè)的計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)的課程實(shí)驗(yàn)都是通過(guò)Verilog HDL硬件描述語(yǔ)言來(lái)進(jìn)行計(jì)算機(jī)功能部件的設(shè)計(jì)。而國(guó)內(nèi)清華大學(xué)、北京工業(yè)大學(xué)、北京理工大學(xué)、國(guó)防科學(xué)技術(shù)大學(xué)、湖南大學(xué)等都已經(jīng)采用這種實(shí)驗(yàn)方式，并自主開發(fā)了適合自己的實(shí)驗(yàn)平臺(tái)。

國(guó)內(nèi)部分高校通過(guò)實(shí)踐發(fā)現(xiàn)，采用虛擬化方式來(lái)完成計(jì)算機(jī)系統(tǒng)硬件課程設(shè)計(jì)不僅是可能的，而且能夠擺脫以往采用的實(shí)踐平臺(tái)的束縛，并且可以根據(jù)需要設(shè)計(jì)出各種不同水平的實(shí)驗(yàn)及課程設(shè)計(jì)。此外，由于虛擬平臺(tái)的靈活性和可保存性，極大地方便了課程實(shí)踐的設(shè)計(jì)者和參與實(shí)踐的學(xué)生。教師可以根據(jù)課時(shí)的要求，方便地調(diào)整課程實(shí)踐的方案；學(xué)生可以根據(jù)每個(gè)人的時(shí)間，隨意安排進(jìn)行實(shí)踐的時(shí)間。同時(shí)可以充分發(fā)揮出學(xué)生的潛能，進(jìn)行具有創(chuàng)新性的設(shè)計(jì)及實(shí)踐。

通過(guò)調(diào)研發(fā)現(xiàn)，現(xiàn)在越來(lái)越多的高校已經(jīng)認(rèn)識(shí)到將硬件描述語(yǔ)言引入計(jì)算機(jī)硬件類課程的重要性，作為計(jì)算機(jī)專業(yè)的學(xué)生應(yīng)該有機(jī)會(huì)在大學(xué)里把分散在各門計(jì)算機(jī)系統(tǒng)相關(guān)課程中的知識(shí)鏈接起來(lái)，學(xué)會(huì)在設(shè)計(jì)實(shí)際系統(tǒng)時(shí)做復(fù)雜的設(shè)計(jì)選擇和折衷，獲得設(shè)計(jì)一個(gè)“可用的”計(jì)算機(jī)系統(tǒng)的重要經(jīng)歷。通過(guò)思考整個(gè)系統(tǒng)的設(shè)計(jì)，樹立起計(jì)算機(jī)工程的概念，掌握使用工業(yè)的EDA軟件工具和技術(shù)，使他們進(jìn)入工業(yè)界和研究界后能很快適應(yīng)工作需要。而在大學(xué)里構(gòu)建一個(gè)實(shí)際的計(jì)算機(jī)系統(tǒng)，時(shí)間、人力和資源都是不允許的?？焖僭渭夹g(shù)以及新一代的大規(guī)?，F(xiàn)場(chǎng)可編程邏輯器件使得完成計(jì)算機(jī)系統(tǒng)原型設(shè)計(jì)成為可能。先建立處理器微體系結(jié)構(gòu)模型；用高級(jí)語(yǔ)言(如C)寫出處理器模擬器(定義處理器的高層結(jié)構(gòu)，獲得一個(gè)可執(zhí)行的處理器微體系結(jié)構(gòu)定義)；再用硬件描述語(yǔ)言(如Verilog)寫出處理器仿真器(代表處理器的仿真實(shí)現(xiàn))；然后在模擬器和仿真器上運(yùn)行交叉編譯的應(yīng)用程序，可以觀察指令的逐條執(zhí)行，分析實(shí)際機(jī)器的行為，以及應(yīng)用特征、各種設(shè)計(jì)條件和約束對(duì)處理器體系結(jié)構(gòu)設(shè)計(jì)的影響；最后，在一塊可重構(gòu)的FPGA上實(shí)現(xiàn)驗(yàn)證可運(yùn)行真實(shí)程序和操作系統(tǒng)的處理器設(shè)計(jì)。在整個(gè)設(shè)計(jì)中，處理器體系結(jié)構(gòu)設(shè)計(jì)是計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)設(shè)計(jì)中最重要的部分之一。學(xué)生能夠設(shè)計(jì)一個(gè)處理器，就能夠設(shè)計(jì)其它任何復(fù)雜的數(shù)字系統(tǒng)；理解如何設(shè)計(jì)出一個(gè)基本的通用CPU，對(duì)于設(shè)計(jì)更復(fù)雜的處理器或計(jì)算機(jī)系統(tǒng)是十分重要的開端?？梢砸砸粋€(gè)精簡(jiǎn)的CPU設(shè)計(jì)為載體，基于高密度現(xiàn)場(chǎng)可編程器件(FPGA)構(gòu)建可重構(gòu)的計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)快速原型設(shè)計(jì)實(shí)驗(yàn)平臺(tái)，給學(xué)生創(chuàng)造一個(gè)構(gòu)建真實(shí)計(jì)算機(jī)系統(tǒng)原型的機(jī)會(huì)，學(xué)習(xí)在整個(gè)系統(tǒng)構(gòu)建過(guò)程中作出軟硬件設(shè)計(jì)的決定。實(shí)驗(yàn)開始時(shí)，先向?qū)W生提供一個(gè)已構(gòu)建好的基本CPU模型、測(cè)試程序、以及經(jīng)過(guò)裁剪的在該模型上可執(zhí)行的操作系統(tǒng)和經(jīng)過(guò)修改的編譯器。要求學(xué)生為其添加新的功能需求，思考如何提出或選擇某個(gè)候選的解決方案，如何評(píng)估解決方案，以及如何作出設(shè)計(jì)改動(dòng)。學(xué)生在此過(guò)程中獲得復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)、模擬、驗(yàn)證和評(píng)估方面的經(jīng)驗(yàn)。盡管整個(gè)過(guò)程是在已有的模型下經(jīng)過(guò)改造和擴(kuò)充完成，但在整個(gè)實(shí)驗(yàn)過(guò)程中，學(xué)生獲得了復(fù)雜硬件設(shè)計(jì)的實(shí)際經(jīng)驗(yàn)，對(duì)他們未來(lái)從事計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)和研究是極為重要的。

3實(shí)施方案的選擇

現(xiàn)在國(guó)內(nèi)外計(jì)算機(jī)硬件課程的開設(shè)有三種情況：第一，只開設(shè)一門課程。國(guó)外有些大學(xué)只開設(shè)一門課程，比如，MIT的Computing Structure(計(jì)算結(jié)構(gòu))，Harvard的Computer Hardware(計(jì)算機(jī)硬件)。課程的內(nèi)容從基本的MOS管、集成電路、流水線到整個(gè)計(jì)算機(jī)系統(tǒng)。課程有十幾位老師分專題講授；第二，分別設(shè)置三門課：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、計(jì)算機(jī)組成原理和數(shù)字邏輯；第三，設(shè)置兩門課：計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)，數(shù)字邏輯。國(guó)內(nèi)的學(xué)校一般采用第二、第三種方式。

教學(xué)的主要內(nèi)容包括：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的基本概念、指令系統(tǒng)、CPU設(shè)計(jì)、流水線技術(shù)、存儲(chǔ)系統(tǒng)、輸入輸出系統(tǒng)、向量標(biāo)量處理機(jī)等。根據(jù)各高校學(xué)生的特點(diǎn)，在實(shí)施計(jì)算機(jī)組成原理及系統(tǒng)結(jié)構(gòu)課程的實(shí)踐教學(xué)時(shí)采用不同的教學(xué)安排，大概分為以下四類：

(1)“計(jì)算機(jī)組成原理”理論教學(xué)54學(xué)時(shí)，基礎(chǔ)實(shí)驗(yàn)教學(xué)18學(xué)時(shí)，兩周課程設(shè)計(jì)；

(2) 在“計(jì)算機(jī)組成原理”學(xué)習(xí)完后，單獨(dú)開設(shè)“計(jì)算機(jī)組成原理課程設(shè)計(jì)”，總學(xué)時(shí)48學(xué)時(shí)，其中8學(xué)時(shí)課堂講授EDA知識(shí)、課內(nèi)實(shí)驗(yàn)40學(xué)時(shí)；

(3) 在“數(shù)字邏輯”學(xué)習(xí)完后，與“計(jì)算機(jī)組成原理”同一學(xué)期開設(shè)專業(yè)選修課“VHDL和計(jì)算機(jī)硬件模塊設(shè)計(jì)”；

(4) 在第三學(xué)期(短學(xué)期)一個(gè)月時(shí)間進(jìn)行系統(tǒng)設(shè)計(jì)。

從計(jì)算機(jī)組成實(shí)驗(yàn)的發(fā)展看，逐步加入VHDL實(shí)現(xiàn)的實(shí)驗(yàn)內(nèi)容，以取代部分傳統(tǒng)的硬連線實(shí)驗(yàn)是現(xiàn)在的發(fā)展方向。

高等教育是分層次、分對(duì)象的。作為重點(diǎn)大學(xué)主要培養(yǎng)的是研究型的人才，而作為普通本科院校培養(yǎng)的是“研究＋實(shí)踐型”的面向一線的應(yīng)用型工程人員。所以教育的對(duì)象既要有理論基礎(chǔ)，又要有很強(qiáng)的實(shí)踐的能力。普通高校培養(yǎng)的不是設(shè)計(jì)CPU的人才，所以在實(shí)踐教學(xué)上可以選擇第3種安排，作為計(jì)算機(jī)應(yīng)用專業(yè)的一個(gè)研究方向，通過(guò)選修課的方式培養(yǎng)人才。在教學(xué)中一邊介紹EDA的知識(shí)，一邊通過(guò)實(shí)踐掌握基本組合電路和常用時(shí)序邏輯電路的設(shè)計(jì)方法，比如門電路、編譯器和譯碼器、多路選擇器、比較器、加法器、觸發(fā)器、鎖存器、寄存器和一位寄存器、計(jì)數(shù)器、分頻器。通過(guò)先復(fù)習(xí)基本概念、邏輯表達(dá)式、邏輯電路圖和真值表，再給出該電路的功能描述的VHDL源代碼的方法，這些在數(shù)字系統(tǒng)中應(yīng)用十分廣泛的基本電路，通過(guò)實(shí)驗(yàn)不斷的去研究它們的內(nèi)在邏輯，掌握用VHDL描述硬件電路的思路和方法。從基本電路的實(shí)現(xiàn)到運(yùn)算器、存儲(chǔ)器甚至控制器等計(jì)算機(jī)功能模塊的設(shè)計(jì)，最后完成基本模型機(jī)的設(shè)計(jì)要求。

4總結(jié)

針對(duì)二類本科學(xué)生的特點(diǎn)，在進(jìn)行計(jì)算機(jī)硬件課程實(shí)踐教學(xué)實(shí)施方案的研究過(guò)程中，需要考慮好以下幾點(diǎn)：

(1) 要提出多個(gè)難易程度不等的實(shí)驗(yàn)項(xiàng)目設(shè)計(jì)方案，這個(gè)工作可以通過(guò)畢業(yè)設(shè)計(jì)由畢業(yè)生和老師一起研究，然后在實(shí)驗(yàn)班實(shí)施。

(2) 根據(jù)設(shè)計(jì)中運(yùn)用的VHDL的語(yǔ)法等組織教學(xué)內(nèi)容。在教學(xué)過(guò)程中，要特別注意VHDL編程與一般高級(jí)語(yǔ)言編程的區(qū)別，注意不能完全脫離硬件電路，注意理論和實(shí)踐相結(jié)合，注意難點(diǎn)和誤點(diǎn)內(nèi)容的講解。在教學(xué)中，要多講實(shí)際例子，比如從最簡(jiǎn)單的計(jì)算機(jī)運(yùn)算部件的設(shè)計(jì)開始，設(shè)計(jì)加法器、乘法器、除法器、邏輯運(yùn)算器、移位器、計(jì)數(shù)器、比較器、譯碼器等。再設(shè)計(jì)存儲(chǔ)器、核心是處理器CPU的設(shè)計(jì)。

(3) 合理安排課程內(nèi)容，調(diào)整教學(xué)計(jì)劃。作為硬件描述語(yǔ)言課程的知識(shí)引入不易太早，至少應(yīng)在修完C語(yǔ)言程序設(shè)計(jì)和數(shù)字電路課程之后進(jìn)行。作為我校學(xué)生，大部分基礎(chǔ)較差，自學(xué)能力和自主解決問題的能力不強(qiáng)，所以在進(jìn)行改革過(guò)程中實(shí)施起來(lái)較困難，并且內(nèi)容不易過(guò)多過(guò)難，需要精心組織、設(shè)計(jì)一套適合我校學(xué)生水平的實(shí)施方案。

我們整體的設(shè)想和追求的目標(biāo)是：以全面提高教學(xué)質(zhì)量為宗旨，以創(chuàng)新設(shè)計(jì)模式為指導(dǎo)，將硬件描述語(yǔ)言、先進(jìn)的EDA開發(fā)工具和技術(shù)引入計(jì)算機(jī)硬件類課程的教學(xué)和實(shí)踐過(guò)程中，逐步更新傳統(tǒng)硬件實(shí)驗(yàn)教學(xué)中的陳舊內(nèi)容、模式及其實(shí)驗(yàn)平臺(tái)，創(chuàng)造一個(gè)從驗(yàn)證轉(zhuǎn)向設(shè)計(jì)，從單一走向綜合，從封閉走向開放的全新的實(shí)驗(yàn)教學(xué)環(huán)境。

參考文獻(xiàn)：

[1] 羅克露. 計(jì)算機(jī)組成原理實(shí)驗(yàn)改革探索[J]. 實(shí)驗(yàn)科學(xué)與技術(shù)，2004，(3).

[2] 竇衡. 加強(qiáng)EDA教學(xué)，培養(yǎng)電子系統(tǒng)集成設(shè)計(jì)人才[J]. 電子科技大學(xué)學(xué)報(bào)社科版，2005，(7).

[3] 蔡文偉. “計(jì)算機(jī)組成原理”教學(xué)實(shí)踐中的幾點(diǎn)思考[J]. 肇慶學(xué)院學(xué)報(bào)，2004，(2).

[4] 李山山，湯志忠，周繼群. 基于FPGA的開放式教學(xué)CPU的設(shè)計(jì)與測(cè)試系統(tǒng)[J]. 計(jì)算機(jī)工程與應(yīng)用，2005，(14).

[5] 葉雪軍. 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)教學(xué)現(xiàn)狀和幾點(diǎn)思考[J]. 中國(guó)科學(xué)教育，2005，(8).

[6] 葉雪軍. 基于EDA的“數(shù)字邏輯”課程的探討[J]. 計(jì)算機(jī)教育，2006，(8).

作者簡(jiǎn)介：

葉雪軍，湖北經(jīng)濟(jì)學(xué)院計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院講師，主要從事數(shù)字邏輯、計(jì)算機(jī)組成原理和計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)教學(xué)工作，研究方向：計(jì)算機(jī)控制技術(shù)、嵌入式系統(tǒng)及應(yīng)用。該課題是2006年湖北經(jīng)濟(jì)學(xué)院的校級(jí)教學(xué)研究項(xiàng)目。

聯(lián)系方式：yxj@hbue.edu.cn

通信地址：武漢江夏藏龍島科技園區(qū)洋湖大道特1號(hào)湖北經(jīng)濟(jì)學(xué)院計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院

郵政編碼：430205