用ＶＨＤＬ設(shè)計中易出現(xiàn)的問題及解決辦法
2005-04-29 01:03:07陳華容
電子世界 2005年11期
陳華容
摘要：文中介紹了基于MAX+PLUSⅡ軟件為平臺用硬件描述語言VHDL進行電子線路設(shè)計時易出現(xiàn)的問題、原因及其解決辦法，并以實例作了較詳細的說明。
面對現(xiàn)代電子技術(shù)的迅速發(fā)展，傳統(tǒng)的電子設(shè)計技術(shù)將在很大程度上被EDA技術(shù)所取代。IEEE標準的硬件描述語言VHDL語言已成為EDA領(lǐng)域的首選硬件描述語言之一，但初學者在運用VHDL語言進行電子線路設(shè)計時容易出現(xiàn)很多問題。筆者根據(jù)這幾年的教學經(jīng)驗，對用VHDL語言基于MAX+PLUSⅡ為平臺進行電子線路設(shè)計時易出現(xiàn)的問題、原因及其解決辦法作如下介紹。
猜你喜歡
今日農(nóng)業(yè)(2020年17期)2020-10-27 03:10:52
電子制作(2019年13期)2020-01-14 03:15:30
經(jīng)濟技術(shù)協(xié)作信息(2018年30期)2018-11-22 06:20:26
電子制作(2018年17期)2018-09-28 01:56:56
電子測試(2018年10期)2018-06-26 05:54:24
海峽姐妹(2018年5期)2018-05-14 07:37:07
河南工學院學報(2017年1期)2017-06-07 09:00:59
電子制作(2017年1期)2017-05-17 03:54:26
電子制作(2016年21期)2016-05-17 03:52:43
電子制作(2016年18期)2016-03-31 10:01:37
