用ＶＨＤＬ設(shè)計中易出現(xiàn)的問題及解決辦法
2005-04-29 01:03:07陳華容
電子世界 2005年11期
陳華容
摘要：文中介紹了基于MAX+PLUSⅡ軟件為平臺用硬件描述語言VHDL進行電子線路設(shè)計時易出現(xiàn)的問題、原因及其解決辦法，并以實例作了較詳細(xì)的說明。
面對現(xiàn)代電子技術(shù)的迅速發(fā)展，傳統(tǒng)的電子設(shè)計技術(shù)將在很大程度上被EDA技術(shù)所取代。IEEE標(biāo)準(zhǔn)的硬件描述語言VHDL語言已成為EDA領(lǐng)域的首選硬件描述語言之一，但初學(xué)者在運用VHDL語言進行電子線路設(shè)計時容易出現(xiàn)很多問題。筆者根據(jù)這幾年的教學(xué)經(jīng)驗，對用VHDL語言基于MAX+PLUSⅡ為平臺進行電子線路設(shè)計時易出現(xiàn)的問題、原因及其解決辦法作如下介紹。
猜你喜歡
今日農(nóng)業(yè)(2020年17期)2020-10-27 03:10:52
文苑(2020年4期)2020-05-30 12:35:30
經(jīng)濟技術(shù)協(xié)作信息(2018年30期)2018-11-22 06:20:26
藝術(shù)啟蒙(2018年7期)2018-08-23 09:14:18
海峽姐妹(2018年5期)2018-05-14 07:37:07
小學(xué)生作文(中高年級適用)(2018年3期)2018-04-18 01:24:47
海峽姐妹(2017年7期)2017-07-31 19:08:17
Coco薇(2017年5期)2017-06-05 08:53:16
華北電力大學(xué)學(xué)報(社會科學(xué)版)(2016年4期)2016-12-01 03:59:30
少兒科學(xué)周刊·少年版(2015年4期)2015-07-07 21:11:17
