葛一銘，謝爽，呂曉瑞，劉建松，孔令松

（北京微電子技術研究所，北京 100076）

0 引言

軍用塑封器件產(chǎn)品需要在大溫差、強機械振動、高輻照等嚴酷環(huán)境下使用，溫差引起的熱脹冷縮效應導致有芯一體化塑封基板不同材料之間發(fā)生熱失配，基板內(nèi)部產(chǎn)生內(nèi)應力，進而導致基板出現(xiàn)翹曲變形、塑封體分層、疊層銅過孔開裂等可靠性問題[1-4]。

塑封基板在封裝過程中產(chǎn)生內(nèi)應力的主要原因有2 個：1）塑封料在高溫液化及再固化過程中產(chǎn)生收縮，不同材料的熱膨脹系數(shù)（CTE）存在差異，導致在此過程中產(chǎn)生內(nèi)應力；2）在溫度變化的條件下，不同材料間因CTE 不同產(chǎn)生熱失配，進而產(chǎn)生內(nèi)應力。內(nèi)應力過大會引發(fā)封裝結構的薄弱部位產(chǎn)生裂紋、翹曲等可靠性問題[5-7]。國內(nèi)外學者針對塑封基板結構的可靠性開展了大量研究，NAGAOKA 等人[8]通過黏彈性分析來預測疊層過孔的疲勞壽命，對2 種樹脂材料的8 種堆疊過孔結構進行了熱循環(huán)實驗、彈性分析和黏彈性分析，結果表明，黏彈性分析結果與熱循環(huán)實驗結果一致。孫宏超等人[9]對盲孔孔內(nèi)鍍銅與孔底連接盤分離的失效模式進行分析，找到引發(fā)失效的主要原因，并提出了可行的改善措施，同時還制定了1 種有效監(jiān)控與評價盲孔可靠性的方法。TOK 等人[10]針對嵌入銅合金熱塊結構的新型塑料球柵陣列（PBGA）封裝在溫度循環(huán)過程中的過孔開裂問題，對不同的過孔填充材料和過孔尺寸展開研究，證明了嵌入銅合金熱塊結構對封裝可靠性有負面影響。LI[11]提出了1 個簡單的熱過孔設計分析模型，設計參數(shù)包括孔徑、間距、鍍層厚度和過孔內(nèi)填充材料的空隙率，并使用熱阻作為目標函數(shù)，對設計參數(shù)進行優(yōu)化，將分析結果與有限元模型進行關聯(lián)，可作為封裝中的熱通道設計指南。KOBAYASHI 等人[12]建立了通孔開裂的失效模型，并采用幾種熱循環(huán)條件對PBGA 封裝進行了評估，結果表明，可以用修正的Coffin-Manson 方程模擬通孔的疲勞失效。GOVAL 等人[13]討論了金屬化孔（PTH 孔）在溫度循環(huán)應力作用下的可靠性，采用仿真建模和實驗驗證的方法研究了材料、工藝和設計對通孔基板裂紋的影響。LEICHT 等人[14]提出了1 種彎曲疲勞可靠性測試模型，研究連接到PCB 上的球柵陣列封裝的機械彎曲疲勞問題，該方法考慮了疲勞斷裂形態(tài)及其與焊點位置和裂紋擴展速率的關系。LI 等人[15]研究了無芯倒裝芯片封裝中C4 凸塊開裂的可靠性問題，以及C4 凸塊的幾何形狀、層壓板材料性能和其他形狀因素對其疲勞性能的影響，并建立了仿真模型，用于預測無芯倒裝芯片封裝中C4 焊點的疲勞情況。

現(xiàn)有的研究大多基于工藝實驗及傳統(tǒng)的整體建模分析方法，本文主要研究ABF 塑封基板的高可靠結構設計，針對軍用塑封倒裝焊結構基板的布線過孔結構進行熱力耦合仿真分析，并采用子模型法來解決仿真結構中的跨尺度問題。本文分析了疊孔位置、疊孔層數(shù)、芯層厚度、布線長度對器件級封裝與溫度循環(huán)可靠性的影響，總結了塑封基板的疊孔結構設計要求，通過對ABF 塑封基板疊孔進行優(yōu)化設計，可以降低生產(chǎn)成本，提高生產(chǎn)效率，有助于提高產(chǎn)品的可靠性和性能，為增強型有芯一體化塑封基板的布線層結構設計提供有效指導。

1 ABF 塑封基板疊孔可靠性仿真

為實現(xiàn)對疊孔可靠性的有效預測，節(jié)約實驗成本，本文基于Ansys 有限元分析軟件對典型的ABF 塑封基板的溫度循環(huán)疲勞壽命進行仿真分析。分析過程中主要使用了瞬態(tài)熱學模塊、瞬態(tài)結構力學模塊及疲勞分析模塊。

1.1 大尺寸跨尺度結構仿真建模

常規(guī)的塑封有芯基板的疊孔尺寸較小，一般為微米級，芯片及塑封基板的整體尺寸為毫米級。采用子模型方法可以有效解決塑封基板整體模型及疊孔的跨尺度問題，在保證計算精度的同時大幅減少計算時間，因此本研究采用整體模型與子模型相結合的建模方法進行分析。

具有芯板結構的IC 封裝基板在結構上主要分為3 個部分，中間部分為芯板，上下部分為積層，布線層之間通過銅過孔實現(xiàn)電氣連接[16]。典型的PBGA 封裝整體模型如圖1（a）所示，整體模型主要由熱沉、熱沉黏接膠、芯片、凸點焊層、布線層及芯層組成，采用1/4模型進行建模，并對凸點焊層材料進行均勻化處理。疊孔子模型如圖1（b）所示，主要包括芯片、凸點、底填膠、布線過孔、布線層及芯層，其中對凸點、布線過孔進行了詳細建模，忽略芯層中的PTH 孔。在實際應用中，依據(jù)電路設計要求，基板內(nèi)存在多種疊孔，本模型采用的是1 種典型的3 層疊孔，內(nèi)部主要為銅填充，疊孔的S-N 曲線如圖2 所示，裸芯片的主要成分為硅，凸點使用Pb63Sn37 焊料。

圖1 PBGA 封裝結構的整體模型與疊孔子模型

圖2 疊孔的S-N 曲線

1.2 疊孔的熱力耦合有限元模型

單次溫度循環(huán)的加載溫度為－65～150 ℃，在高低溫階段的停留時間均為15 min。在仿真中選取SOLID 186 單元模型，基于瞬態(tài)熱學模塊計算單次溫度循環(huán)時整體模型的溫度變化情況，將結果導入結構模塊，進行熱力耦合分析，最后將整體模型應力及溫度場結果作為邊界條件導入子模型，完成子模型的結構仿真，基于單次溫度循環(huán)應力的計算結果，計算疊孔的疲勞壽命。為保證仿真結果的準確性，選取典型實驗數(shù)據(jù)對疲勞壽命仿真中設定的相關參數(shù)（應力縮放因子、疲勞強度因子）加以修正。ABF 塑封基板疊孔的疲勞壽命仿真流程如圖3 所示。

圖3 ABF 塑封基板疊孔的疲勞壽命仿真流程

1.3 疲勞壽命的仿真預測

Ansys 軟件的疲勞分析模塊包含多種疲勞分析方法，本仿真采用應力壽命分析和應變壽命分析[17]?；赟-N 曲線進行應力壽命分析，Basquin 模型[18]是反映應力幅值與疲勞壽命之間關系的數(shù)學模型，表達式為

對于低周疲勞問題，一般采用應變壽命分析，應變壽命分析基于Coffin-Manson 方程[19]，該方程需要定義4 個應變壽命特性參數(shù)和2 個循環(huán)應力應變參數(shù)，通過這些參數(shù)來描述材料在低應力水平下的疲勞壽命。Coffin-Manson 方程為

式中：K′為循環(huán)強度系數(shù)，n′為循環(huán)應變硬化指數(shù)。

2 疊孔可靠性仿真結果分析

2.1 疊孔的疲勞壽命預測

某型號PBGA 封裝電路經(jīng)過約900 次溫度循環(huán)后，在疊孔與布線層連接處出現(xiàn)明顯的貫穿裂紋，圖4（a）為3 層疊孔斷裂處的SEM 圖，該裂紋出現(xiàn)在位于芯片中心位置的3 層疊孔處。為明確失效機理，優(yōu)化布線參數(shù)，基于1.1 節(jié)建立的有限元模型及仿真方法進行熱應力分析，依據(jù)實驗條件，將子模型的位置設定在芯片中心區(qū)域，借助疲勞分析工具計算該位置處的單軸拉伸疲勞結果，選擇非對稱加載方式，在整體應力縮放因子為0.6、疲勞強度因子為0.91 的條件下，應力危險點處的最小疲勞壽命循環(huán)次數(shù)的計算結果約為795 次，接近實驗結果（約900 次溫度循環(huán)）。芯片中心位置的3 層疊孔溫度循環(huán)疲勞壽命仿真結果如圖4（b）所示。

圖4 芯片中心位置的3 層疊孔SEM 圖及溫度循環(huán)疲勞壽命仿真結果

為驗證疲勞壽命預測的準確性，針對該型號PBGA 封裝電路位于芯片對角位置的2 層疊孔進行實驗及仿真分析。在經(jīng)歷了約850 次溫度循環(huán)后，2 層疊孔出現(xiàn)裂紋，圖5（a）為2 層疊孔斷裂處的SEM 圖，在疲勞計算中，在整體應力縮放因子為0.6、疲勞強度因子為0.91 的條件下，2 層疊孔的溫度循環(huán)疲勞壽命仿真結果約為791 次循環(huán)，如圖5（b）所示，仿真結果與實驗結果（約850 次溫度循環(huán)）較為接近，這說明針對該型號PBGA 封裝電路的塑封基板疊孔，使用當前設定的疲勞計算參數(shù)得到的仿真結果是可靠的。

圖5 芯片對角位置的2 層疊孔SEM 圖及溫度循環(huán)疲勞壽命仿真結果

2.2 影響疊孔可靠性的因素

2.2.1 疊孔位置對可靠性的影響

為了評估塑封基板不同位置疊孔的可靠性，選取芯片中心、芯片對角和基板對角3 個典型位置的疊孔對3 層疊孔的可靠性進行仿真研究。通過調(diào)整子模型相對于整體模型的坐標，可以實現(xiàn)對不同位置疊孔的仿真，位于基板對角位置疊孔的子模型不包含芯片、凸點和底填膠等。不同位置的3 層疊孔疲勞壽命仿真結果如圖6 所示，其中，基板對角位置疊孔受到的應力最小，疲勞壽命仿真結果約為933 次循環(huán)，芯片中心位置疊孔的疲勞壽命仿真結果約為795 次循環(huán)，芯片對角位置疊孔受到的應力最大，疲勞壽命仿真結果約為509 次循環(huán)。芯片對角位置疊孔的疲勞壽命相比中心位置疊孔下降約36%。溫度變化過程中各層材料間的CTE 失配導致界面間產(chǎn)生較大的應力，其中各界面邊緣處產(chǎn)生的應力最大，因此芯片邊角位置疊孔的可靠性較低，在布線設計中應盡量避免在該位置設計較多疊孔。

2.2.2 疊孔層數(shù)對可靠性的影響

常規(guī)的PBGA 封裝基板布線層存在多種疊孔，為探究疊孔層數(shù)對基板可靠性的影響，選擇芯片對角位置的疊孔，分別對2 層、3 層及4 層的疊孔進行仿真分析。不同層數(shù)疊孔的疲勞壽命仿真結果如圖7 所示，各疊孔的應力危險點均位于最下層過孔根部位置與布線層連接處，2 層、3 層及4 層疊孔的疲勞壽命分別約為791 次、509 次及351 次循環(huán)，隨著疊孔層數(shù)的增加，基板可靠性顯著降低，相比于2 層疊孔，4 層疊孔疲勞壽命下降約55.6%，原因可能是隨著疊孔層數(shù)的增加，疊孔處的彎矩增大，進而導致疲勞壽命下降。以1 000 次循環(huán)作為判據(jù)，在當前材料及幾何參數(shù)下，芯片對角位置的3 層、4 層疊孔的疲勞壽命均已不滿足要求。

圖7 不同層數(shù)疊孔的疲勞壽命仿真結果

2.2.3 芯層厚度對可靠性的影響

芯層是有芯塑封基板的主要組成部分，其厚度的變化直接影響封裝內(nèi)部各組分的占比，進而影響熱加載條件下內(nèi)應力的分布及基板翹曲程度?；逄囟ㄎ恢玫膬?nèi)應力變化對疊孔可靠性有較大影響，為了研究疊孔溫度循環(huán)疲勞壽命隨芯層厚度的變化情況，對芯片對角位置的3 層疊孔進行仿真分析。在芯層厚度分別為0.4 mm、0.8 mm 和1.2 mm 時，疊孔的溫度循環(huán)疲勞壽命仿真結果如圖8 所示，從圖8 可知，隨著芯層厚度的增加，疊孔溫度循環(huán)疲勞壽命呈現(xiàn)下降趨勢，每增長0.4 mm，疊孔壽命相較于芯層厚度增長前分別降低約22.1%和27.5%，這是由于芯層材料與積層材料的CTE 差異較大，芯層厚度的增加加劇了材料間的熱失配程度，導致疊孔可靠性降低。在3 種芯層厚度下，芯片對角位置的3 層疊孔的可靠性均不滿足1 000 次循環(huán)的要求，因此，當芯片邊緣位置的多層疊孔較多時，應盡量避免使用芯層較厚的塑封基板。

圖8 不同芯層厚度時疊孔的溫度循環(huán)疲勞壽命仿真結果

2.2.4 布線長度對可靠性的影響

在實際的封裝基板中，依據(jù)不同的布線形式，不同層間過孔的布線距離也有所不同，常規(guī)的塑封基板過孔間布線距離為5～370 μm。本文以芯片對角位置的2 層疊孔為例，針對孔間布線距離分別為5 μm、155 μm 和370 μm 的疊孔進行仿真分析，不同布線距離下疊孔的溫度循環(huán)疲勞壽命仿真結果如圖9 所示，分別約為395 次、475 次及509 次循環(huán)。可以看出，隨著孔間布線距離的減小，疊孔疲勞壽命下降，相比于布線距離為370 μm 的疊孔，布線距離為5 μm 的疊孔疲勞壽命降低約22.4%，在彎矩相似的情況下，布線距離的縮短導致疊孔根部應力增加，進而降低了疲勞壽命。

圖9 不同布線距離下疊孔的溫度循環(huán)疲勞壽命仿真結果

3 結論

本文提出了ABF 塑封基板疊孔溫度循環(huán)疲勞壽命的預測方法，并進行溫度循環(huán)實驗，基于提出的疲勞壽命預測方法，對疊孔位置、疊孔層數(shù)、芯層厚度、布線長度等因素進行了進一步仿真分析，結論如下。

1）采用仿真方法得到的疲勞壽命預測結果與實驗結果基本一致，銅布線結構的應力危險點出現(xiàn)在底端過孔與布線層連接處，與實際失效情況相符。

2）不同布線結構的最大應力均集中在最下層過孔與布線層連接的根部位置，該位置同時也是實驗中的主要失效位置。

3）仿真分析結果表明，芯片對角位置疊孔疲勞壽命較低，同時疊層數(shù)量、芯層厚度的增加及走線距離的縮短均會使疊孔可靠性降低。

綜上所述，在布線設計中應充分結合仿真分析結果，合理選擇較優(yōu)的布線參數(shù)，避免在芯片邊緣位置設計多層疊孔以及進行短距離布線，選用較薄的芯層也有助于提升基板可靠性。