閆觀鑫 郝永芹 張秋波

(長春理工大學,高功率半導體激光國家重點實驗室,長春 130022)

為了改善垂直腔面發(fā)射激光器(VCSEL)陣列的熱特性,提高器件的可靠性,本文基于有限元模型,研究了不同單元間距、排布方式對陣列器件的熱串擾現(xiàn)象、熱擴散性能的影響.在理論分析的基礎(chǔ)上,制備了幾種不同排布方式的VCSEL 陣列器件,并對其進行測試分析.結(jié)果顯示,相較于正方形排布方式,新型排布方式器件具有更高的輸出功率,同時閾值電流也有所降低.其中五邊形排布方式的器件表現(xiàn)出最佳的性能,其輸出功率高達150 mW,比正方形排布方式提高了約73%.這表明通過調(diào)整陣列單元的間距、排列方式,可以使各單元間的熱串擾現(xiàn)象得到有效改善,降低器件的熱效應,進而降低器件溫度,提高輸出特性.

1 引言

垂直腔面發(fā)射激光器(VCSEL)因具有低閾值電流、高光束質(zhì)量、高調(diào)制速率、穩(wěn)定的單縱模工作、易于制作密集二維陣列等顯著優(yōu)勢,在激光泵浦、光存儲、三維傳感、光探測和激光雷達(LIDAR)等領(lǐng)域有廣泛的應用[1-4].然而,VCSEL在工作時會產(chǎn)生大量的熱,使得整個器件溫度升高,影響激光器的性能[5,6],例如閾值電流升高、波長紅移、輸出光功率下降以及轉(zhuǎn)換效率降低等.在陣列器件中,由于襯底的熱導系數(shù)和氧化孔徑較小,導致器件整體串聯(lián)電阻較大,熱效應嚴重[7].除此之外,相鄰單元之間存在熱串擾現(xiàn)象,嚴重影響了VCSEL 的性能.因此,研究VCSEL 的熱問題具有重要的意義.

許多研究人員對此進行了大量的研究.對于單元VCSEL 器件,已經(jīng)研究了焦耳熱、熱擴散和傳導、非均勻?qū)嵯禂?shù)和輻射特性的綜合熱電模型[8-10].對于VCSEL 陣列器件,Desgreys等[11]建立了光-電熱耦合模型,分析了相鄰陣列單元之間的熱耦合效應對器件熱特性的影響.Moench等[12]模擬了VCSEL 陣列中的熱流,提出了一種細長的矩形VCSEL 陣列來實現(xiàn)更高功率,同時分析了氧化限制孔徑、注入電流密度和襯底厚度對器件熱性能的影響[13].另外,優(yōu)化臺面排布也被證明是一種有效改善熱效應[14,15]的方法.本文通過優(yōu)化VCSEL陣列單元間距和排布方式來調(diào)控臺面之間熱流密度的相互作用,從而調(diào)控溫度分布,進而改善陣列器件的性能.

2 理論仿真

VCSEL 內(nèi)部產(chǎn)生的熱主要來自兩部分,一是來自有源區(qū)中非輻射復合釋放的熱量以及光子被吸收時產(chǎn)生的熱量,二是來自有源區(qū)兩側(cè)的分布式布拉格反射鏡 (DBR),特別是P-DBR 產(chǎn)生的焦耳熱.在陣列器件中,電流向橫向分流會導致橫向擴展效應[16,17],擴展效應會造成陣列單元間電流的疊加,從而使陣列器件的熱效應更加劇烈,使陣列器件的輸出性能大大降低.另外,單元間距過小導致的熱耦合問題在單元器件排布過于密集的情況下十分嚴重.因此,我們利用ANSYS 對VCSEL 陣列的熱特性進行模擬,分析不同單元間距及不同排布方式下的溫度分布情況.由于VCSEL 陣列的結(jié)構(gòu)較為復雜,我們對 VCSEL 的結(jié)構(gòu)進行了適當?shù)暮喕?主要包括銅熱沉、焊料、歐姆接觸層以及襯底層、N-DBR 層、有源層、P-DBR 層等,其中較薄的氧化層對熱分析影響不大,可忽略不計.且模擬時,假定每層材料的熱導率、熱量傳遞都均勻.簡化后VCSEL 結(jié)構(gòu)如圖1 所示,模擬中采用的外延片結(jié)構(gòu)參數(shù)和熱參數(shù)如表1 所示.

表1 模擬中采用的外延片結(jié)構(gòu)參數(shù)和熱參數(shù)Table 1.Structural and thermal parameters of epitaxial wafers used in simulation.

圖1 簡化后的VCSEL 結(jié)構(gòu)圖Fig.1.Simplified VCSEL structure.

以正方形排布為例,每個單元的臺面直徑為80 μm,比較了不同單元間距時陣列的熱性能,如圖2 所示.

圖2 不同單元間距的正方形VCSEL 陣列的表面溫度分布 (a) d=80 μm;(b) d=100 μm;(c) d=120 μm;(d) d=140 μmFig.2.Surface temperature distribution of square VCSEL arrays with different mesa spacings:(a) d=80 μm;(b) d=100 μm;(c) d=120 μm;(d) d=140 μm.

根據(jù)Amann 和Hofmann[18]建立的等臺面間距VCSEL 陣列熱模型可以得到等間距VCSEL 陣列的溫度分布:

在該模型中,定義陣列近似為圓形,半徑為R,陣列的間距為d,r為單元中心到陣列中心的距離,g為幾何因子,λ 為均勻襯底的熱導率,P為單元直徑范圍內(nèi)熱損耗功率.由(1)式可知增大臺面間距時,單元之間的相互作用減弱,熱串擾有所改善.從圖2 可以看出,當間距較小時,各單元之間的熱串擾現(xiàn)象明顯.隨著間距逐漸增大,熱串擾有所改善,器件的熱擴散性能有所增強,器件溫度下降.圖3 給出了VCSEL 陣列的最高溫度與單元間距的關(guān)系曲線,可以看出器件的最高溫度隨著單元間距的增大呈指數(shù)衰減,這與Jin等[19]提出的2D VCSEL 陣列的緊湊電光熱模型的結(jié)果一致.當間距大于120 μm 時,器件溫度降低緩慢,繼續(xù)增大單元間距對溫度的改善效果越來越小,且過大的間距不利于獲得小型高功率陣列.

圖3 不同單元間距下VCSEL 陣列的最高溫度Fig.3.Maximum temperature of VCSEL arrays under different mesa spacings.

此外,單元器件周圍的單元數(shù)量也會影響熱串擾,尤其是靠近中心的單元器件與周圍單元相互作用更強,從而導致更強的熱串擾.因此,除了調(diào)整單元間距還可以通過優(yōu)化陣列排布在一定程度上改善熱串擾,降低器件溫度,提高器件性能.

考慮到優(yōu)化VCSEL 單元在陣列中的排布,將任意兩個單元間隔設(shè)置為離散,對(1)式進行離散化處理,得到優(yōu)化后的陣列溫度分布[20]:

其中 ΔTi(s) 與單元間距的倒數(shù)成正比.并引入熱耦合因子Hc:

其中S是包括陣列中所有單元的區(qū)域面積,di是單元中心的間距.由(4)式可知通過調(diào)整單元排布,可以在平衡單元間距和單元總面積的同時,獲得較小的熱耦合因子,從而減小熱串擾.以16 個單元為例,對不同排布方式進行模擬仿真,如圖4 所示.

圖4 不同排布方式VCSEL 陣列溫度分布圖 (a) 正方形;(b) 等邊三角形;(c) 等腰三角形;(d) 五邊形;(e) 環(huán)形Fig.4.Temperature distribution of VCSEL arrays with different arrangements:(a) Square;(b) equilateral triangle;(c) isosceles triangle;(d) pentagon;(e) circular.

目前對于VCSEL 陣列排布方式的研究多集中于等邊三角形及環(huán)形排布方式[21,22],且相較于等邊三角形,環(huán)形排布方式對于熱性能的改善較為明顯.從圖4 可以看出,與正方形型排布方式相比,等邊三角形排布熱特性改善效果不顯著,此時正方形排布的熱耦合因子約為83232,等邊三角形約為81636.而等腰三角形、五邊形、環(huán)形這3 種排布方式熱特性明顯改善,熱耦合因子Hc分別約為79560,75413,77220.尤其是五邊形排布方式.每個單元器件的熱串擾現(xiàn)象得到明顯改善,使得中心區(qū)域與邊緣區(qū)域溫差較小,整個器件熱耦合效應較均勻,器件溫度較低,效果最佳.

3 器件制作

本文采用在同一芯片上、相同工藝條件下,制備了4 種不同排布方式的VCSEL 陣列器件.外延結(jié)構(gòu)采用MOCVD 技術(shù)生長完成,其中量子阱由3 個Al0.3GaAs/Al0.6GaAs 構(gòu)成,阱厚5 nm,壘厚8 nm.n 型DBR 由41 對摻雜了硅的Al0.9Ga0.1As/Al0.22Ga0.78As 交替生長而成.而p 型DBR 則由24對摻雜了鈹?shù)腁l0.9Ga0.1As/Al0.22Ga0.78As 組成.高鋁(Al0.98Ga0.02As)層,作為氧化限制層,位于p 型DBR 與有源區(qū)之間,并與有源區(qū)之間通過Al0.9Ga0.1As 過渡層相連,整個外延片PL 譜的峰值波長為785 nm.

器件的制備過程如下:首先以SiO2為掩膜,采用感應耦合等離子體(ICP)刻蝕進行臺面刻蝕以暴露富Al 層.然后,將外延片放置在氧化爐中通N2/H2O 進行氧化,以達到光電限制的目的,其中氧化溫度為420 ℃,水汽溫度為85 ℃.然后利用PECVD 在外延片上鍍200 nm 的SiO2鈍化層,經(jīng)過多次套刻形成出光孔和電極窗口.在外延片上濺射Ti-Pt-Au 制作p 型電極,再次在外延片n 面進行減薄拋光,使外延片厚度降至150 μm 左右,以降低熱效應,接著濺射Au-Ge-Ni 制作n 面電極.最后在420 ℃下快速熱退火60 s 以降低接觸電阻.

4 結(jié)果與分析

圖5 展示了4 種不同排列方式的VCSEL 陣列的近場圖.可觀察到,這4 種排布方式的陣列器件均表現(xiàn)出良好的光輸出效果,并且每個單元器件都能夠成功激射.

圖5 不同排布方式VCSEL 陣列器件的近場效果圖 (a)正方形;(b) 等腰三角形;(c) 五邊形;(d) 環(huán)形Fig.5.Near fields of VCSEL arrays with different arrangements:(a) Square;(b) isosceles triangle;(c) pentagon;(d) circular.

圖6 為不同排布方式VCSEL 陣列的P-I-V特性曲線.可以看出,正方形陣列器件在工作電流0.8 A 時,器件的最大輸出功率為87 mW;相較于正方形排布方式,新型排布方式的閾值電流均有所降低,最大輸出功率均有所提高,分別為95,150,136 mW,其中五邊形排布方式的輸出功率最大,閾值電流最低,分別為150 mW 和60 mA.這是因為優(yōu)化排布方式在一定程度上降低了器件的熱串擾,提高了器件的熱擴散性能,從而降低了器件的溫度.從而減小了有源區(qū)域非輻射復合的發(fā)生概率,同時也提高了內(nèi)部和外部的量子效率.進而降低了器件的閾值電流,增大了器件的輸出功率.因此,VCSEL 陣列器件在光電特性和熱特性方面都表現(xiàn)出良好的性能.實驗結(jié)果表明優(yōu)化的排布方式可以也使各單元間的熱串擾現(xiàn)象得到有效改善,從而使器件的電光特性得到改善.

圖6 不同排布方式VCSEL 陣列器件的P-I-V 曲線Fig.6.P-I-V curve of VCSEL array devices with different arrangements.

5 結(jié)論

在VCSEL 熱特性理論分析的基礎(chǔ)上,采用有限元分析的方法,研究了優(yōu)化單元間距、排布方式對器件熱串擾、熱擴散性能的影響.結(jié)果表明,單元間距對陣列器件的熱耦合有影響,且隨著單元間距的增大,VCSEL 陣列器件熱串擾現(xiàn)象和熱擴散性能得到明顯改善,最終確定合適的單元間距為120 μm;新型排布方式相對于正方形排布方式陣列器件的熱串擾有明顯改善,尤其是五邊形排布方式,器件整體熱串擾較小,單元器件受熱較均勻,器件溫度最低,效果最佳.在理論研究的基礎(chǔ)上,利用相同工藝,在同一外延片制備出正方形排布方式和新型排布方式的VCSEL 陣列.測試結(jié)果顯示新型排布方式相較于正方形排布方式器件的輸出功率更高,閾值電流有所降低.其中五邊形排布方式器件輸出功率最高,為150 mW,比正方形排布提升了約73%,輸出性能最好.研究表明,通過調(diào)整單元間距和排布方式,可以有效改善陣列的熱性能,降低閾值,改善輸出特性,從而使得VCSEL 陣列具有良好的光電性能.